Цифровой преобразователь координат

 

Изобретение предназначено для вьшолнения операции преобразования кодов прямоугольньпс координат в коды полярных координат измеряемой величины . Цель изобретения - упрощение конструкции преобразователя и, как следствие, повышение его быстродействия . Преобразователь содержит блок синхронизации, блок управления, первый и второй счетчики, синусный преобразователь , квадратор, содержащий два элемента ЗИ-2И-2Ш1И, элемент И, п-входовой элемент И, накапливагаций сумматор и блок элементов ИСКШОЧАКЬ ЩЕЕ ИЛИ. Преобразователь может быть использовано для построения специализированного цифрового вычислителя и генератора окружностей телевизионного устройства отображения информации метеорологической радиолокационной станции, 2 з.п. ф-лы. 5 нл. (П с: iC 01 1 Од 00 00

СОНИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

092 (И2

А1 (512 4 G 06 F 7/548 е;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3844290/24-24 (22) 16.01.85 (46) 15.09.86. Бюл. N 34 (72) Е.Ф. Киселев (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 924701, кл. G 06 F 7/548, 1979, Авторское свидетельство СССР

В 1163322, кл. G 06 F 7/548, 1983. (54) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ КООРДИНАТ (57) Изобретение предназначено для выполнения операции преобразования кодов прямоугольных координат в коды полярных координат измеряемой величины. Цель изобретения — упрощение конструкции преобразователя и, как следствие, повышение era быстродействия. Преобразователь содержит блок синхронизации, блок управления, первый и второй счетчики, синусный преобразователь, квадратор, содержащий два элемента ЗИ-2И-2ИЛИ, элемент И, и-входовой элемент И, накапливающий сумматор и блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Преобразователь может быть использовано для построения специализированного цифрового вычислителя и генератора окружностей телевизионного устройства отображения информации метеорологической радиолокационной станции. 2 s.ï. ф-лы. 5 ил.!

?57638

Изобретение относится к вычислительной технике и предназначено для выполнения операции преобразования кодов прямоугольных координат У и Х в коды полярных координат r и д измеряемой величины и может быть, в частности, испольэовано при построении специализированного цифрового вычислителя (СЦВ) и генератора окружностей телевизионного устройства отраженйя информации (УОИ) метеорологической радиолокационной станции (МРЛ).

Цель изобретения — упрощение и повышение быстродействия цифрового преобразователя координат (ЦПК), На фиг. 1 представлена структурная схема ЦПК; на фиг. 2 — функциональная схема синусного преобразователя; на фиг. 3 — то же, накапливающего сумматора; на фиг.4то же, блока управления; на фиг.5 то же, блока синхронизации.

Структурная схема ЦПК (фиг. 1) содержит первый 1 и второй 2 счетчики, квадратор, первый 3 и второй 4 счетчики квадратора, блок 5 синхронизации, накапливающий сумматор 6, блок 7 управления, блок 8 элементов

ИСКЛЮЧАЮ!!!ЕЕ ИЛИ, синусный преобразователь 9., первый 10 и второй 11 элементы ЗИ-2И-2ИЛИ, элемент 12 И, п-âõoäîâûé элемент И 13, вход 14 запуска, тактовый вход 15, выход 16 задания режима работы счетчика 3, выход 17 переноса и выход 18 суммы накапливающего сумматора 6, первый

19 и второй 20 выходы блока 7, с первого по тринадцатый выходы 21-33 блока 5, третий выход 34 блока 7, выходы 35 и 36 режимов вычитания счетчиков 1 и 2 соответственно, выход 37 преобразователя 9, входы 38 и 39 знаковых разрядов кодов прямоугольных координат, входы 40 и 41 модулей прямоугольных координат, выход 42 блока 8, выход 43 счетчика 3 и выход

44 счетчика 4.

Синусный преобразователь 9 (фиг .2) содержит двоичный умножитель 45, счетчик 46, блок 47 постоянной памяти, первый 48, второй 49 и третий 50 инверторы и элемент И 51.

Накапливающий сумматор 6 (фиг. 3) содержит регистр 52, сумматор 53, первый 54 и второй 55 элементы И и элемент ЗИ 56.

Блок 7 управления (фиг. 4) содер— жит первый 57, второй 58 и третий 59 триггеры, элемент И 60, первый 61 и второй 62 элементы 2И-2ИЛИ, элемент ИЛИ 63 и второй 64 и первый 65 элементы ИСКЛЮЧАЯ!!!ЕЕ ИЛИ.

Блок 5 синхронизации (фиг. 5) со— держит первый 66 и второй 67 тригreры, сдвиговый регистр 68, элемент

1О 6ИЛИ 69, элемент ЗИЛИ 70, элементы

И 71-83 соответственно с первого по тринадцатый, первый 84 и второй 85 элементы ЗИ и элементы ИЛИ 86-90 соответственно с первого по пятый. !

5 В процессе работы ЦПК на входах и выходах его узлов и элементов вырабатываются коды, импульсы и логические сигналы, обозначаемые соответственно буквами "Ф", "И" и "Г", после

20 каждой из которых стоит номер входа или выхода UIIK или номер выхода со— ответствующего узла или элемента, на выходе которого формируется сигнал или синхронизирующие импульсы либо импульсы соответствующего числоимпульсного кода, обозначаемые также

Ф буквой И с соответствующим номером.

Таким образом на ЦПК поступают импульсы запуска И 14, тактовые им30 пульсы ТИ15 (на временной оси эти импульсы расположены так, что задний фронт каждого И14 формируется несколько позже окончания фронта импульса ТИ15), коды Ф40=(У!, Ф41= Х и сигналы П38=У и П39=Х знаковых разрядов прямых кодов прямоугольных координат У и Х соответственно.

По входным импульсам и кодам в

UIIK формируются коды Ф42, Ф43, Ф44, 4б Ф46, Ф47, Ф52 и Ф53,импульсы И16, И18=

=И56, И21=И78, И22=И77, И24 И90, И25=И82, И27=И71, И28=И79, И29=И85, ИЗО=И88, И31=И83, ИЗЗ=И70, И48=И24, И49=И25, И51, И54, И55, И60, И61, 45 И62, И69, И72, И73, И75, И76, И80 и ИЗ! и сигналы П17=П53, П19=П63=

=П57ЧП59, П20=П65=П59ЮП34, П23=П84, П26=П67, П32=П89, П34=П64=П38ЮП39, П50, П74, П86=П66 П19, П87, а также сигналы IIt!, IIt2, IIt3 и П14 четырех тактов г.1, t2, tÇ, е4 вычислений, вырабатываемые на выходах регистра 68„

Функционирует UIIK дробной и числоимпульсной арифметикой таким обра55 зом что каждому его п-разрядному двоичному операнду е e(!ХI, УI, r,!г,) л

Ь ! соответствует число < =, 2 e;, (1)

1=1!

1О представляемое или параллельным л кодом е (в выражении (1) е, является разрядной цифрой i-го л разряда двоичного кода е), или число импуль сным кодом (ЧИК ) так, л 4 что связи между е и ЧИК e=Ne характеризуются выражениями л .к е=2 Ne (2)

Ne=2 е под первым иэ которых понимается операция преобразования кода Ne в

l код е, а под вторым — операция прел образования кода в код Ne, представляющий собой последовательность импульсов, числО импульсОв В кОтОрОй 15 равно Ne.

С учетом выражения (2) связь межл ду (и+2)-разрядным кодом q и углом (fE(0,2(() представляется целесообразным характеризовать выражениями 20 я = Ч () 1 )

q=2 q +q )(",) (3) где !) — код определенный и младшими разрядами кода q;

Ч, и(!)н — РазРЯдные ЦифРы двУх стаРших 25 л разрядов кода (Разрядные цифры и())ц Определяются знаковыми разрядами прямых кол дов У и Х и вырабатываются в ЦПК согласно выражениям 30 ср, =Х,=П39 (,) =У (9X, =П38®П39=П34 j., Во времени ЦПК работает циклически так, что каждый цикл состоит из двух периодов: периода Tl вычисления л 35 кода r и периода Т2 вычисления кол да ()

В периоде Tl код Ф44=г формируется счетчиком 4 с помощью линейной л л развертки аргумента 2(t)=(1+!)с(t) до

+ 40 момента времени t,, когда приближенное равенство р +a - !е(с )) = о (5) выполняется с ошибкой

s =)i()-!л*+Д - 2, (e) что позволяет принять

>(e )=М +< =Г+я, ()) л 4 где коды р и О определяются выражениями с(= ) )У П59 (Х П59! ((8) 50 р=)У П59))Х П59!.)) а сигнал П59 вырабатывается в период

Т1 триггером 59 в соответствии с выражениями

) 0 при 1У! ° IXi; () 55 (1 нри У1 (Х/.

В периоде Т2 код () находится с помощью развертки функции sin()((t ) 763Е 4 л аргумента м (t,) да момента времени когда точно выполняется равенство р=2 ent(г ¹in() (t )+0,51 (10) а в и старших разрядах счетчика 3 сформируется код

4 43= =А20ч((1-.() 8 v (1-2 )e> .

)(П20 (11) в зависимости от переменных П20 и

9, определяемых выражениями

П20=П59; П34=П59

0 при р=о л где к (t)-(п+1) — разрядный код угла о((С)Е (О, " /4);

a - n — разрядный код, полученный в результате операции округления кода

g(t );

ent — операция выделения целой части числа

fr N sino(. (t )+0,5).

В каждом иэ периодов Tl и Т2 можно выделить четыре временных такта

tl, С2, СЗ, t4, в течение которых регистр 68 формирует сигналы lItl, ПС2, ПСЗ и ПС4 таким образом, что при ПЦ=! и К,) fl, 2, 3, 4, ПСК=О.

Перед началом каждого цикла в памяти узлов ЦПК содержится информация, обусловленная предысторией его работы, а на входах 38-41 устанавливаются прямые коды прямоугопьных координат. При этом сигналы П38 и П39 сохраняют свои значения в течение всего цикла вычислений, а коды Ф40 и Ф41 сохраняют, свои значения по крайней мере в течение периода Tl.

Каждый цикл вычислений начинается по И14, устанавливающему ЦПК в начальное состояние периода Tl: по

И)4 устанавливаются в "0" счетчик 4, синусный преобразователь 9 и триггеры 59 и 67, при ИЗО=И14 в счетчики

1 и 2 заносятся коды Ф40=!У и Ф41= л

=!Х) и триггеры 57 и 58 устанавливаются в "0", а после окончания HI4 регистр 68 переключается в состояние "1000" такта tl и сигналом ПСЗ

=0 производится фиксация триггера

66 в состоянии "0".

Триггер 67 в периоде Tl (или Т2) вырабатывает сигнал Ig6=1 (или П26=

О), разрешающий генерацию импульсов

И75=ТИ15 (или И76=И15).

В любом из периодов (см. фиг. 5) в такте t,l генерируется один И27

1257638

5 и один ИЗЗ И27, в тактах tl и t2 вырабатывается сигнал II32=IIt l II ПС2=1, в тактах t2 и t3 — сигнал II87=IIt2Y

9IIt31 а в конце каждого такта генерируется И69, после окончания которого содержимое регистра 68 сдвигается вправо, обеспечивая тем самым требуемую последовательность тактов вычислений в каждом из периодов.

В периоде Tl в такте t2 генерируется один импульс Н31, в такте ".3— по одному импульсу И31 и Иlб, в так те С4 генерируется один импульс И21, а в периоде Т2 в тактах t2, t3 и т,4 генерируется по одному импульсу И31, И28 и И22 соответственно.

Каждый такт t3 периода Tl состоит йз двух частей, первая из которых выполняется при П23=0, а вторая — при

П23=1.

По сигналу П23 и коду Ф44 блок 8 вырабатывает код

Ф42Ф44 П23 l Ф44 П23, (13) а по коду Ф42 после окончания каждого имттульса И37 в регистр 52 нако- 25 пителя 6 добавляется в тактах t2 и

t3 периода Tl код

Ф42 =Ф42.2 +2, (l4) а в такте t2 периода Т2-код

Ф42"" =Ф42=г 2, (l5) ЗО где Ф42 (или Ф42 ) — код второго

+ 6Ф слагаемого сумматора 53;

Ф44 — код, обратный коду Ф44.

Синусный преобразователь 9 на выходе 37 формирует импульсы И37 так, что в периоде Tl И37-"И24, а в такте, t2 периода Т2 И37=ЧИК sink(t). При 40 этом на каждом участке аппроксимации числоимпульсов приращения кода

ЧИК sino .(t) вырабатывается двоичным умножителем 45 по формуле умножения на цифровом интеграторе с последова- 45 тельным переносом

6

1-1, N> sin«iil - Е ent K,, 1N к1ц1 +2

=2 ° К все(1), (16) 50

rpe ent — знак операции выделения целой части числа;

N«I > - ЧИК приращения м (t) г аргумента 4 (1).

К вЂ” разрядная цифра i-го разряда б-разрядного кода углового коэффициента КФ47 функции синуЬ са íà j-ом участке аппроксимации (JC (1, 2,,16)), Функция синуса (т.е. ЧИК sinK(t)) воспроизводится синусным преобразователем 9 методом кусочно-линейной аппроксимации в угле <(+)s (n, в/4), разбитом на 16 равных участков. При воспроиэведении переход к следующему участку аппроксимации производится по импульсу И51 переполнения счетчика

45 двоичного умножителя. После окончания И51 содержимое 4-разрядного счетчика 46 (микросхема 133 ИЕ7) увеличивается на "1" и изменяет тем л самым код К=Ф47, формируемый блоком

47.

В периоде Tl счетчики 3, 4, накапливающий сумматор, блок 8 и элементы

10-13 образуют квадратор-компаратор, а в периоде Т2 счетчик 3 и элементы

10 и 11 служат для формирования кол да =Ф43, счетчик 4 выполняет функции регистра, а накопитель 6 по И37=

=N,;„„l и коду Ф44=Ф42=г формирует в такте t2 импульсы И18, количество которых определяется формулой

N,â= nt " N ;«(tI +0 5j=2 r "- -п (17) умножения на цифровом интеграторе с параллельным переносом.

Блок 7 (фиг. 4) служит. для выработки сигналов П19, П20 и П34 с по-: мощью импульсов И14, ИЗО, И31, Н35, И36 и сигналов П32, ПЗ8 и П39.

Начальная установка в "О" триггера 59 осуществляется по И14, а триггеров 57 и 58 — по ИЗО=И14$И21 В начале каждого из периодов Т1 и Т2 триггеры 57 и 58 находятся в "0", а триггер 59 находится в "О" только в начале периода Tl, а в такте 11 или

t2 периода Tl устанавливается в состояние, определяющее выработку сигнала П59 согласно выражению (9), т.е. триггер 59 переключается в "l" тольл а ко при условии (У )1Х(. Это осущестявляется с помощью сигнала I132=IIt 1 l чП 2 по импульсу И36, генерируемому или в такте t l любого периода т. е. при Х=О), или в такте t2 при 1У1) з Ь80.

В процессе выполнения вычислений элементы 61 и 62 на счетных входах триггеров 57 и 58 формируют импульсы

И61 И35чИ31 И57;

И62И36 И31 II57 П58 ° (18) ! 257

7

В периоде Tl первый импульс И61 (или И62) генерируется по И35 (или

И36) и переключает триггер 57 (или

58) в "1": вырабатывается сигнал

П19=1, означающий, что 11 =1! (или

11 =N ). По сигналу П19=1 блок 5 гех нерирует один импульс И31, по которому в блоке 7 генерируется только один из импульсов И61, И62, устанавливающий в "0" один из триггеров

57, 58.

С учетом изложенного рассмотрим, как в ЦПК осущестг .яется вычисление л в периоде Tl кода r, а в периоде

Т2 — кода у

Установка начальных условий вычислений в периоде Tl осуществляется по И14 и И30=14.

По окончании И14 регистр 68 вырабатывает сигнал IItl=l и по очередно- 2п му ТИ15 генерируется И27, по которому вырабатывается по одному импульсу

ИЗЗ и И69. Окончание ИЗЗ отмечается уменьшением на "1" содержимого каж— дого иэ счетчиков 1, 2, а окончание 25

И69 И27 — переключением регистра 68 в состояние "0100", в котором вырабатывается сигнал ПС2=1 такта t2.

В такте t2 формируются импульсы

И29=И85=И75, И24=И90=И80=И29, ИЗЗ= 3g

=И29 и И37=И24, а по сигналу И23=0 счетчики 3, 4, накапливающий сумматор 6, блок 8 и элементы 10-13 образуют квадратор, реализующий по ЧИК

Z(t)=H29=H24=H33=H37 алгоритм (Z(t)) =t (t — 1)-2 j ==(Z(t-I) +Z(t 1) ч 21 +2-2л (l9) где t-=l, 2,... — точки текущего времени, отсчитываемые по импульсам кода 4п

1Ч

При этом (n-1) старших и (и+1)

* 2 младших разрядов кода j Z(t )) вырабатываются счетчиком 3 и накапливающим сумматором 6 соответственно. Это осуществляется за счет того, что при

П23=0, П18=1 по каждому И24 формируется Hll, который формируется счетчиком 3 с весом 2 ", а по каждому

И37=И24 содержимое регистра 52 увели- о чивается на величину Ф42 =2(t-1) 2

-Ln л

+2, где Z (+ — ) =Ф44=Ф42 в момент действия И24.

В такте t2 вычисление по алгоритму (19) продолжаются до появления сигна-55 ла П19=П57чП58=1. Сигнал П19 1 фиксирует момент равенства кода Z(t) коду (У! или )Х1. Это осуществляется

638 8 за счет того, что по ИЗЗ=И24=ЧИК Z(t) при р= I?l P 1Х} формируется И35, при л л л л р=- i Y i Ф I У I формируется И36, при р=а

И35 и И36 формируются одновременно, а после окончания Н35 или И36 вырабатывается сигнал П19=1, запрещаюуий формирование И29 (или т,е. ЧИК Z(t)) и разрешающий формирование импульсов И31, И73=И31 и И69=И73. После окончания указанных импульсов регистр

68 переключается в состояние "0010" л такта t31 в начале которого Ф44=р, а 2, (t)=l .

В первой части такта t3 импульсы

И24 не вырабатываются, импульсы И29

I суммируются счетчиком 4, а импульсы

ИЗЗ=И29 вычитаются счетчиками 1 и 2.

Этот процесс продолжается до тех пор, пока не переполнится один из счетчиков 1, 2, что отмечается появлением сигнала П19=1. В связи с этим в начале второй части такта t3 а счетчил ке 4 содержишься код 444=@, а в счетчике 3 и накапливающем сумматоре 6— код р

Во второй части такта t3 по сигналу I!23=1 формируется И24=И90И81 (при П86=П19=П23=1 формируется первый И81, по которому триггер 66 устанавливается в "1" и в дальнейшем

П86=П66=1). В течение второй части такта t3 по каждому И29 содержимое счетчика 4 при Ф44 с(1-2 " ) увеличивается на один квант, а по каждому

И24 содержимое счетчика 3 и накапливающего сумматора 6 уменьшается на

I Ф42 (=744 2 +2 =Е(1-1) 2 " +

+2 ".

Это осуществляется за счет того, что накапливающий сумматор 6 по каждому И37 производит суммирование без знаковых разрядов кода Ф52>0 с дополнительным кодом (-Ф42 )«О, а в момент действия И37=И24 на выходе переполнения сумматора 53 вырабатывается сигнал

1 при (Ф52- Ф42 ) > О, т.е. пеи полнения

1Р нет ч л

О при (Ф52- Ф42 ) О, т.е. отрицательное переполнение по которому элемент 10 при П17=0 ге нерирует И10, уменьшающий на "1" содержимое счетчика 3. Поэтому после окончания каждого ИЗ7=И24 в счетчике

И10=И25 .П20 )

Иll=И25 П20 ) (20) 12576

4 устанавливается текущий код Z(t), а в счетчике 3 и накапливающем сумма 1 ч А1 торе 6 — код Y =р +q -Е (С}.

Описанный процесс продолжается

4 до момента времени t, в который на выходе 16 переполнения на вычитание счетчика 3 генерируется И!6. Так как

П26=1, то генерируется И69=И16.

По окончании И69=И16 в счетчике

Ям Лг

4 в зависимости от величины (р +@ ) !О устанавливается ко Ф44=r таким образом, что при р +q (1 †) код г вычислен согласно алгоритму (5), а про р +о 1 код й=(I -2 " ), поскопьку в этом случае элементом 13 выраба- 15 тывается сигнал П13=1, запрещающий прохождение на суммирующий вход счетчика 4 импульсов И29. Это исключает переполнение счетчика 4. Кроме того, в периоде Тl по И16 генерируется 20

И69, переключающий регистр 68 в состояние "0001" такта С4.

В такте С4 периода Тl генерируется И21, ИЗО=И21, и И69=И21, По И21 производится съем с ЦПК кода г, по

ИЗО триггеры 57 и 58 устанавливаются в "0", в счетчики 1 и 2 повторно заносятся коды Yl u j Õ1 . После окончания И69 регистр 68 переключается в состояние "1000", так как в момент 30 действия И69= Л21 на информационном входе сдвигDBQFo регистра 68 действует сигнал П74=П67 IIt4=1, а после окончания И21 триггер 67 переходит в состояние "1" и вырабатывает сигнал 35

П26=0 периода Т2.

В периоде Т2 вычисление кода осуществляется следующим образом.

В такте Сl формируется по одному импульсу И27=И71, И69=И27 и ИЗЗ=И27. 40

По И27 счетчик 3 устанавливается в

"0", а в регистр 52 заносится код

"l0..0". По ИЗЗ содержимое каждого иэ счетчиков 1 и 2 уменьшается на а после окончания И69=И27 начи- 45 нается такт t2 — вырабатывается сигнал ПС2=1. !

В такте t2 на выходе 25 вырабатываются импульсы И25=ЧИК (С), по которым синусный преобразователь 9

50 формирует ЧИК s1пЖ(t ) =ИЗ7 .

По Ф42=Ф44 г и И37=ЧИК зх.пк(С} накапливающий сумматор 6 вырабатывает их произведение в числоимпульсном коде, импрльсы И18 которого посту55 пают через блок 5 на вычитающие входы счетчиков и 2 (т.е. ИЗЗ=И18). При этом по И25 и сигналу П20 элементы

38 10

10 и 11 функционируют таким образом, что

Как следует из выражения (20), при П20 1 И10=ЧИК (С), а при П20=0

И11=ЧИКк(С). Поэтому счетчик 3 формирует код

Ф43= tl — <(t)) П20 а,(С) П20 (21)

Э1от процесс продолжается до моФ мента времени С, который отмечается появлением сигнала П19-I. При П19=1 генерируется последний И25, один импульс ИЗ1, один импульс И73=И31 и один импульс И69=И73, после окончания которого регистр 68 вырабатывает сигнал ПСЗ=! такта t3, а с и старших разрядов счетчика 3 снимается код

Ф43=, полученный согласно выражениям (10) и (11).

В такте СЗ генерируется один импульс И28, а в такте С4 — один.импульс И22. Пд И28 осуществляется переход к такту t4 и запись кода

Ф43= в счетчик 4, а по И22 производится съем с ЦПК кода ф и переключение регистра 68 по И69=И22 в состояние "0000", поскольку П74=0.

На этом цикл вычислений заканчивается, а следующий цикл начинается с поступлением на ЦПК очередного И14.

Формула и э о б р е т е н и я

1. Цифровой преобразователь координат, содержащий блок синхронизации, блок управления, два счетчика, квад-,. ратор, содержащий накапливающий сумматор и блок элементов ИСКЛЮЧА10ЩЕЕ

ИЛИ, вход запуска и тактовый вход преобразователя соединены с соответствующими входами блока синхронизации, первый выход блока синхронизации соединен с входом занесения накапливающего сумматора, второй, третий, четвертый выходы блока синхро— низации соединены с входами сброса, синхронизации, признака режима блока управления, пятый выход блока синхронизации соединен с входами режима вычитания первого и второго счетчиков, входы знаковых разрядов первой и второй групп входов модулей прямоугольных координат преобразователя соединены с соответствующими входами блока управления, входы модулей координат первой и второй групп входов преобразователя подключены к информа15

1257 ционным входам первого и второго счетчиксв соответственно, выходы пе реполнения первогс и второго счетчиков подключены к первому и второму входам записи аргумента блока управ5 ления соответственно, выход переноса и выход суммы накапливающего сумматора соединены с первым и вторым входами задания режима работы блока синхронизации, первый выход блока 10 управления соединен с третьим входом задания режима работы блока синхронизации, третий выход блока управления ч выход знакового разряда второго аргумента преобразователя являются группой выходов знака преобразователя, отличающийся тем, что, с целью упрощения преобразователя, в него введен синусный преобразователь, а квадратор дополнительно 20 содержит два счетчика, два элемента

ЗИ-2И-2ИЛИ, элемент И, и-входовый элемент И, вход запуска преобразова" теля соединен с входами сброса синусного преобразователя, блока управления, входами установки в "О" первого и второго счетчиков квадратора, шестой выход блока синхронизации соединен с третьими прямым и инверсным входами первого и второго элементов 30

ЗИ-2И-2ИЛИ соответственно, первым входом блока элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, седьмой и восьмой выходы блока синхронизации подключены к группе входов аргумента синусного преобразо-35 вателя, вторым и четвертым входампервого и второго элементов ЗИ-2И2ИЛИ, девятый выход блока синхрочизации соединен с входом установки в "О" первого счетчика квадратора и 40 установочным входом накапливающего сумматора, десятый и одиннадцатый выходы блока синхронизации соединены с входом записи второго счетчика квадратора и прямым входом элемента 45

И оответственно, второй, третий:и четвертый выходы блока синхронизации соединены соответственно с вторым входом сброса блока управления и входами записи первого и второго счетчиков, с входом синхронизации блока управления, с входом признака режима блока управления, второй выход блока управления соединен с пятым входом первого элемента ЗИ-2И-2ИЛИ непосредственно и через элемент НЕ с пятым входом второго элемента ЗИ-2И-2ИЛИ, первые инверсный и прямой входы кото638 12 рых соединены с выходом переноса накапливающего сумматора, синхронизирующий вход которого. соединен с выходом синусного преобразователя, информационный вход накапливающего сумматора соединен с выходом блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого и второго элементов ЗИ-2И2ИЛИ соединены соответственно с вычитающим и суммирующим входами первого счетчика квадратора, выход которого соединен с информационным входом второго счетчика квадратора, выход которого соединен с входом блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом цифрового преобразователя координат, входом и-входового элемента И, выход которого соединен с инверсным входом элемента И, выход элемента И соединен с суммирующим входом второго счетчика.

2. Преобразователь по и. 1, о т— л и ч а ю щ н и с я тем, что блог управления содержит три триггера, .элемент И, два элемента 2И-2ИЛИ, элемент KIH, два элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выходы элемента ИЛИ первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно с первого по третий выходами блока управления, первый вход сброса которого подключен к входу сброса третьего триггера, второй вход сброса блока соединен с входами сброса первого и второго триггеров, вход синхронизации блока подключен к второму и третьему входам первого и второго элементов 2И-2ИЛИ соответственно, вход признака режима блока соединен с первым входом элемента И, первый вход записи аргумента блока подключен к третьему входу второго элемента 2И-2ИЛИ, второй вход записи аргумента блока соединен с вто-, рым входом элемента И и четвертым входом второго элемента 2И-2ИЛИ, первый и второй входы знаковых разрядов аргумента блока соединены с входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к второму входу первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выходы первого и второго элемента 2И-2ИЛИ соединены со счетными входами первого и второго триггеров соответственно, выход первого триггера подключен к первому и второму входам первого и второго элементов

2И-2ИЛИ соответственно, к первому входу элемента ИЛИ, вь1ход второго

1257638

14 триггера соединен с первым входом второго элемента ИЛИ, выход элемента

И подключен к входу установки третье—

ro триггера, выход которого соединен с первым входом первого элемента

ИСКЛКЙАМШДЕ ИЛИ.

3. Преобразователь по и. 1, о т л и ч а ю щ и Й с я тем, что синусный преобразователь содержит двоичный умножитель, счетчик, блок памяти, три инвертора, элемент И, выходы первого, второго, третьего инверторов, первый выход двоичного умножителя и его второй и третий входы инверсны, выход двоичного умножителя является выходом синусного преобразователя, вход сброса которого соединен с первыми входами счетчика и двоичного умножителя, группа входов аргумента синусного преобразователя соединена через первый и второй инвертор с вторым и третьим входами двоичного умножителя, первый выход двоичного умножителя через инвертор соединен с элементом И, первый вход которого

1О подключен к группе входов аргумента синусного преобразователя, выход элемента И соединен с вторым суммирующим входом счетчика, выход которого подключен к информационному входу

15 блока памяти, выход блока памяти соединен с четвертым входом двоичного умножителя.

12э7638

1257638

Составитель 3. Шершнева

Редактор Н. Швыдкая Техред И.Попович Корректор Л. Патай

Заказ 4957/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,„ Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4