Устройство для вычисления функций синуса и косинуса

 

Изобретение относится к области вычислительной техники и может быть использовано в различных моделирунщих системах. Устройство позЪоляет увеличить быстродействие при увеличении функций синуса и косинуса от совокупности чисел, представляющих собой детерминированную функцию , квантованную по уровню и по времени, за счет введения следящего режима работы, что позволяет сократить время вычисления, которое в э.том случае пропорционально приращению аргумента. Поставленная цель достигается тем, что следящий режим работы устройства обеспечивается применением трехпозиционной схемы сравнения , управляющей дополнительно введенными двумя группами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементом НЕ и комс (С мутатором, обеспечивающим реверсивньй режим работы счетчика аргумента. ел 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5п 4 G 06 F 7/548

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3869938/24-24 (22) 18.03.85 (46) 23.11.86. Бюл. 43 (71) Институт проблем моделирования в энергетике АН УССР (72) Ю.А.Плющ (53) 681.32(088.8) (56) Авторское свидетельство СССР

¹ 419896, кл. G 06 F 7/548, 1971.

Авторское свидетельство СССР № 1001093, кл. G 06 F 7/548, 1982. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА (57) Изобретение относится к области вычислительной техники и может быть использовано в различных моделирующих системах. Устройство позволяет -увеличить быстродействие при

„„Я0„„1272331 А 1 увеличении функций синуса и косинуса от совокупности чисел, представляющих собой детерминированную функцыо, квантованную по уровню и по времени, за счет введения следящего режима работы, что позволяет сократить время вычисления, которое в этом случае пропорционально приращению аргумента. Поставленная цель достигается тем, что следящий режим работы устройства обеспечивается применением трехпозиционной схемы сравнения, управляющей дополнительно введенными двумя группами элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, элементом НЕ и коммутатором, обеспечивающим реверсивный режим работы счетчика аргумента.

1 ил.

1272331

Таблица2

Выход

Значения величин на входах схемы ср ав не ния

2 а = Ъ

10 а ) Ъ

0 а (Ъ

Т а б л и ц а 1

Выход

З (2

Вход

1 1

Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано в различных информационно-измерительных и управляющих системах, в системах моделирования с аппаратурной реализацией функций, в устройствах дискретной Обработки сигналов, везде, где необходимо вычислять значения синуса и косинуса от последовательности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени.

Цель изобретения — увеличение быстродействия при вычислении значений синуса и косинуса от совокупности чисел, представляющих собои детерминированную функцию, квантованную по уровню и по времени.

На чертеже представлена функциональная схема предлагаемого устройства для вычисления функций синуса и косинуса.

Устройство содержит входы 1-3, генератор 4 импульсов, элемент И 5, коммутатор 6, реверсивный счетчик 7, схему 8 сравнения, первый 9 и второй

10 элементы НЕ, первый 11 и второй

12 регистры памяти, четыре умножители 13 — 16, первую 17 и вторую

18 группы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, первый 19 и второй 20 сум маторы, выходы 21 и 22 устройства.

Коммутатор 6 двухпозиционный выполнен по схеме, приведенной в табл. 1. г гог О О О О а — -значение величины на первом входе схемы 8 сравнения;

Ус значение величины на втором входе схемы 8 сравнения. щ Первый вход реверсивного счетчика 7 импульсов является суммирующим, а второй — вычитающим.

Первые входы элементов ИСКЛ1ОЧАЮЩЕЕ ИЛИ, входящие в группы элемен25 тов 17 и 18, соединены поразрядно с выходами второго и третьего умножителей 14 и 15 соответственно, а вторые их входы соединены с выходом элемента НЕ 10 и вторым выходом cxegp мы 8 сравнения соответственно. Третьи ,входы сумматоров 19 и 20 соединены с входами переноса в младший разряд.

Предлагаемое устройство работает следующим образом.

В исходном. состоянии реверсивный счетчик 7 импульсов и регистр 11 памяти обнулены, а в регистр 12 памяти записано значение равное "1" (связи установки в нуль реверсивно4p ro счетчика 7 и регистра 11 памяти, а также установочные входы регистра

12 с целью упрощения схемь не показаны). На вход 2 подается значение величины, равной cos 2, где n—

45 разрядность кода аргумента Х, 2 вес младшего разряда аргумента Х, а на вход 3 — значение sin 2 " . Вход

1 предназначен для подачи на него кода аргумента Х (в исходном состоя5р нии на вход 1 поступает значение

Х=О).

Схема 8 сравнения предназначена для выработки потенциалов на сво, их выходах в соответствии с табл.2.

Рассмотрим работу схемы устройства при поступлении на его вход 1 кода Х„. При изменении состояния реверсивного счетчика 7 по заднему фронту и при записи информации в регистры

11 и 12 памяти по переднему фронту синхроимпульсов, поступающих с генеЗЗ1

1272

3 ратора 4 импульсов, необходимым условием правильной работы устройства является то, что изменение значения аргумента Х должно быть непосредственно после заднего фронта синхройм- 5 пульсов. Таким образом, при поступлении на вход .1 устройства кода аргумента Х) после заднего фронта синхроимпульса схема 8 сравнения выработает в соответствии с табл. 2 на своем первом выходе значение нуля, а на втором выходе — значение единицы. В этом случае на выходе умножителя 13 появится значение, - )) равное О cos 2 = О, на выходе умно- <5 жителя 14 — значение, равное О )) sin 2 " = О, на выходе умножителя

15 — значение, равное 1 ° я1 и 2 ", на выходе умножителя 16 — значение — l1 я равное 1 cos ? . На выходе суммато- 20 ра 19 выработается значение, равное О+ 1 sin 2" = sin 2", а на выходе сумматора 20 выработается значение, равное О + 1 ° cos 2 " =cos 2 которые по переднему фронту следу- 25 ющего синхроимпульса запишутся на соответствующие регистры 11 и 12 памяти. При поступлении на суммирующий вход реверсивного счетчика 7 заднего фронта импульсов счетчик 30

I перейдет в состояние, равное Х„

=00... 001 = 2, где единица младшего разряда равна весу младшего раз- ряда ар гуме нт à X „. На э том пе рвый такт работы предлагаемого устройст35 ва закончен.

На втором такте на выходах умножителей 13-16 появятся значения вел чин sin 2 cos 2 ;sin 2 sin 2

-и -и -и 40 з1п 2 ° cos 2; cos 2 ° cos 2 со- 40 ответственно, а на выходах сумматоров 19 и 20 соответственно следующие величины sin 2 cos 2 + sin 2 и х

icos 2 "= sin 2 "+";sin 2" sin 2 "+

+ cos 2 " cos 2 =cos 2 " ",так как на выходе группы элементов ИСКЛ10ЧА10ЩЕЕ ИЛИ 17 с учетом единицы на третьем входе сумматора 20 образован дополнительный код величины, снимаемой с умножителя 14. По переднему фронту следующего синхроимпульса полученные выражения на сумматорах

19 и 20 запишутся в регистры 11 и

12 памяти. При поступлении на суммирующий вход реверсивного счетчика

7 заднего фронта синхроимпульса, счетчик перейдет в состояние Х), - ))+ 1=00..... 010 = 2 . На этом второй такт работы предлагаемого устройства закончен.

На последующих тактах работы устройство будет работать аналогично до тех пор, пока значение кода на реверсивном счетчике 7 не сравняется со значением кода аргумента на входе

1 устройства. В этом случае на первом выходе схемы 8 сравнения выработается значение, которое через элемент НЕ 9 перекроет поступление синхроимпульсов с элемента И 5 на вход коммутатора 6 и регистров 11 и 12 памяти. На последнем такте работы устройства в регистры памяти будут записаны значения sin X u cos Х

Я соответственно.

При поступлении на вход 1 устройства нового значения схема будет работать в соответствии с описанным алгоритмом ее функционирования. Однако устанавливать схему в нулевое исходное состояние нет необхбдимости. Так, при поступлении нового значения Х2 (например Х (Х„) на первом выходе схемы 8 сравнения выработается значение нуля, а на третьем выходе — з наче ние единицы (в соотве тствии с табл. 2) . На первом такте нового этапа работы на выходах умножителей 13 — 16 образуются следующие значе— )1 ния величин sin К„ сов 2; sin Х1х

z sin 2 ; cos Х . sin 2 ; cos Х л

Ъ

s cos 2 ", а на выходе сумматоров 19 и 20 соответственно следующие величины sin X„cos 2 — cos Х„ sin 2

sin (Х-2 "); sin Х sin 2 + cos X„))

x cos 2 " = cos (Х-2 "), так как на выходе группы элементов ИСКЛ10ЧАЮЩЕЕ

ИЛИ 18 с учетом единицы на третьем входе сумматора 19 образован дополнительный код величины, снимаемой с умножителя 15. По переднему фронту синхроимпульса полученные величины на сумматорах 19 и 20 запишутся в регистры 11 и l2 памяти соответственно. При поступлении на вычитающий вход реверсивного счетчика 7 заднего фронта синхроимпульса счетчик перейдет в состояние Х = (Х -2 ) . На

2 2 этом первый такт работы устройства закончен.

В дальнейшем работы устройства аналогична до тех пор, пока на реверсивном счетчике 7 не образуется значение кода, численное равное новому значению кода аргумента Х . При этом на выходах регистров 11 и 12 памяти

1272331

3 будут записаны величины sin Х и

cos Х2 соответственно. Количество тактов на втором этапе работы равно не величине аргумента Х,а разности

Х -Х что выгодно отличает предлага1 2 емое устройство от известного, в котором количество тактов при Х 4 Х„ равно значению аргумента Х

Формула изобретения устройство для вычисления функций синуса и косинуса, содержащее четыре умножителя и два сумматора, выходы первого и четвертого умножителей соединены с входами первых слагаемых первого и второго сумматоров соответственно, о т л и ч а— ю щ е е с я тем, что, с целью повышения быстродействия при вычислении значений синуса и косинуса от совокупности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени, устройство содержит две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два регистра, реверсивный счетчик, генератор импульсов, элемент И, коммутатор, схему сравнения, два элемента НЕ, выход первого элемента НЕ соединен с первым входом элемента И, второй вход элемента И соединен с выходом генератора импульсов, выход элемента И подключен к информационному входу коммутатора, первый и второй выходы которого соединены :соответственно с суммирующим и вычитающим входами реверсивного счетчика выход которого соединен с первым входом . схемы сравнения, второй вход схемы сравнения является входом кода арЬ гумента, выходы "Больше" и Равно" схемы сравнения соединены соответственно с входом первого элемента НЕ, с первым управляющим входом коммутатора, выход "Меньше" схемы сравнения соединен с вторым входом второго элемента НЕ, вторым управляющим входом коммутатора, первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой

10 группы,входом переноса второго сумматора, выход второго элемента НЕ соединен с первыми входами элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, входом переноса первого сумматора, вторые

15 входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй групп соединены с выходами второго и третьего умножителей соответственно, выходы элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй

20 групп подключены к входам второго слагаемого второго и первого сумматоров соответственно, первый вход начальных условий устройства соединен с первыми входами второго и третьего умножителей, второй вход начальных условий устройства соединен с первыми входами первого и четвертого умножителей, выход первого регистра соединен с выходом функции

30 sin X устройства, со вторыми входами первого и второго умножителей, выход второго регистра соединен с выходом функции сов Х устройства и со вторыми входами третьего и четвертого умножителей выходы первого и второго сумматоров соединены с входами записи информации первоro и второго регистров соответственно, синхровходы регистров соединены с

40 выходом элемента И.

1272331

Составитель З.Шершнева

Редактор С.Патрушева Техред М.Ходанич Корректор O.ЛУговая

Заказ 6339/48 Тираж. 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 3