Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих автоматов. Целью изобретения является сокращение количества используемого оборудования. Устройство содержит два блока формирования адреса , два блока памяти микрокоманд, коммутатор, регистр микрооперацнй, блок проверки условий и блок формирования адреса зоны. Цель достигнута за счет введения блока формирования адреса збны. 6 ил. г

СОЮЗ СОЕЕТСИИХ

РЕСПУЬЛИН

ИЕ (И) (я)4С 06 F9 22. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ГЮ ДЕЛАМ ИЭОБРЕТЕНИй И ОТНРЪ ТЮ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASÒ Ð Î Ó CSVД т п СТ !и Д

Ю»

\»Ф

° см (21) 3840823/24- 4 (22) 07.01.85 (46) 15.09.86.Бюл. У 34

-(71).Минский радиотехнический инсти« тут (72) А.В.Соловей и А.А.Шостак (53) 681.325, (088,8) (56) 1. Путков,В.H., Обросов И,И., Бекетов С.В. Электронные вычислитель нме устройства. Минск.: Вьааейная школа 198l с.225, рис.9,14.

2. Авторское свидетельство СССР . 3 964640, кл.„G 06 F 9/22, 1981.

3. Авторское свидетельство СССР . Э 115.1962, 1983. (54) .МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении управляющих автоматов. Целью изобретения является сокращение количества используемого оборудования. Устройство содер кит два блока формирования адреса, два блока памяти микрокоманд, коммутатор, регистр микрооперацнй, блок проверки условий и блок формирования адреса зоны. Цель достигнута эа счет введения блока формирования адреса зоны. 6 ил.

Ф 12

Изобретение относится к вычислительной технике и может быть исполь- i зовано при построении управляющих автоматов

Целью изобретения является сокра Щение оборудования.

На фиг. 1 приведена структурная схема микропрограммного устройства .: .управления, на фиг. 2,3,4 изображены функциональные схемы соответственно блока формирования адреса, блока про" верки условий и блока формирования адреса зоны; на фиг.5 6 показаны соответственно граф-схема микропрограимй и принцип ее размещения в блоках.памяти устройства.

Микропрограммное устройство управления (фиг.l) содержит первый 1 и второй 2 блоки формирования адреса, первый 3 и второй 4 блоки памяти микрокоманд, коммутатор 5, состоящий из поля 6 кода микроопераций, поля 7 логического условия и поля 8 признака изменения адреса зоны, регистр 9 ищкроопераций, блок 10 проверки условий и блок.ll формирования адреса зоны. Выходы 12 13 первого l и второго 2 блоков формирования адреса соединены с младшими разрядами адресных входов соответственно первого 3 и второго 4 блоков памяти микрокоманд, Выходы 14,15 кодов микроопераций, логических условий и признака изменения. адреса зоны первого 3 и второ го 4 бло«ов памяти микрокоманд соединены соответственно с первыми и вторым информационныки входами коммутатора 5,. Выходы 16,17 кода адреса первого 3 и второго 4 блоков соединены соответственно с информационными входами второго 2 и перво -го 1 блоков формирования адреса.Выходы 18 - 18,„ кода микроопераций коммутатора 5 соединены с информациоцнымн входам4 регистра 9 микроопераций» Выходы 19-19 кода логического условия коммутатора 5 соединены с второй группой входов блока

1О проверки условий и с информационныии входами блока 11 формирования адреса зоны, а выход 20 признака изменения адреса зоны цоьмутатора 5 соединен с управляющими входами бло«ов 10 11 проверки условий и форми. рования адреса зоны соответственно.

Выход .21 регистра 9 микроопераций ..является выходом устройства. Группа входов 22 логических условий уст57645 2

I5

ЗО

55 ройства является первой группой входов блока 1О проверки условий, выходы 23, 24 являются первым и вторым выходами блока 10 проверки условий .

Выход 25 является выходом блока 11 формирования адреса зоны.

На фиг. 2 представлена одна из возможных реализаций первого блока формирования адреса (второй 2 блок формирования адреса по построению полностью идентичен). Он содержит комбинационный сумматор 26, коммутатор 27 и регистр 28. На вход переноса сумматора 26 заведен с шины 29 сигнал логической единицы.

На фиг.3 представлена функциональная схема одной из возможных реализаций блока 10 проверки условий.

Блок 1О содержит коммутатор 30, регистр 31, второй элемент НЕ 32, де.— шифратор ЗЗ, группу иэ К элементов

И 34 (К вЂ” число логических условий), элемент ИЛИ 35 и первый элемент

HE 36, Второй информационный вход коммутатора 30 соединен с шиной 37 нулевого потенциала.

На фиг.4 представлена функциональ ная схема одной из возможных реализаций блока 11 формирования адреса эоиы. Он содержит коммутатор 38, регистр 39 и элемент НЕ 40.

Работу устройства рассмотрим на примере выполнения микропрограммы, блок-схема которой изображена на фиг.5. Размещение рассматриваемой микропрограммы в блоках 3,4 памяти устройства показано на фиг.6. На рисунках адреса ячеек памяти, в которых размещены микрокоманды, иэображаются в виде старших и младших разрядов. Старшие разряды обозначаются через 3„(! + к 2). и в дальнейшем будут называться адресами эон, а младшие разряды обозначаются « ерез А и В„(0 ш43, 0- л и 3) соответственно для первого 3 и второго 4 блоков памяти микрокоманд и в дальнейшем будут называться адресами внутри зоны для соответствующего блока памяти. Здесь предполагается, что отличие значений 3 „ от 3 „, А, от А„„, и В> от В„„составляет единицу. Через Y< -Y, обозначены коды микроопераций, а через, — a коды логических условий соответствующих микрокомаид. При размещении микрокоманд в блоках памяти устройства предполагалось, что эоны этих

1257645 ф блоков состоят из четырех ячеек и что предыдущая размещенная микропрограмма заняла две ячейки из зоны З, первого 3 и второго 4 блоков памяти.

В устройстве адрес следующей микрокоманды формируется двумя способами.

При формировании адреса первым спасобом предполагается, что следующая микрокоманда будет находиться в той же зоне, что и предыдущая. Поэтому адрес зоны следующей микрокоманды не изменяется, Адрес же внутри зоны может формироваться или путем увеличения на единицу адреса внутри зоны

10 щая микрокоманда размещается в соседнем блоке памяти, что и предыдущая, или определяется полем када адреса предыдущей микрокоманды, если следующая микрокоманда размещается в соседнем блоке памяти. При формировании адреса вторым способом пред20 полагается, что следующая микрокоманда находится в какой-то другой зоне.

Тогда адрес этой зоны указывается в поле кода логического условия предыдущей микрокоманды, а адрес внутри зоны формируется таким же образом, как и при нервом способе.

Устройство работает следующим образом.

В исходном состоянии регистр 9 микроопераций и регистр 31 блока 10 проверки условий обнуляется, в регистр 39 блока 11 формирования адреса зоны записывается адрес зоны 3, в которой находится первая микрокоманда выполняемой микропрограммы, а в регистр первого 1 блока формирова.ния адреса записывается ее адрес А внутри зоны 3 . (Цепи синхронизации, 25

40 обнуления и занесения начальных адресов в соответствующие регистры устройства на рисунках с целью упрощения не показаны). Таким образом, из первого 3 блока памяти считывается микрокоманда по адресу З А . Так как

35 ходах 23, 24 этого блока устанавлива-50 ются сигналы соответственно логической единицы и логического нуля. Поэтому коммутатор 5 будет выбирать коды микроопераций, логического условия и признака изменения адреса so-. ны с выхода 14 первого 3 блока памя55

1 ти микрокоманд. Следовательно, в первом такте работы устройства по синх- предыдущей микрокоманды, если следую- 15 росигналу в регистр 9 запишется код иикроопераций У1 в регистры первого 1и второго 2 блоков формирования адреса записываются соответственно значения адресов А: и О,так как признак изменения адреса зоны в считываемой микрокоманде равен О,то врегистр 31 блока 10 проверки условий записывается нулевой код логического условия (на фиг. 6 обозначен как "О"), а в регистре 39 блока 11 формирования адреса зоны значение адреса зоны не изменяется. Во время выполнения микроопераций У, происходит чтение следующей микрокоманды по адресу

З А, из первого 3 блока памяти. Так как в регистре 31 блока 10 проверки условий остается нулевой код, то значения сигналов на выходах 23, 24 этого блока не изменятся. Поэтому во втором такте работы устройства по синхросигналу в регистр 9 запишется код микроопераций Y, в регистры первого 1 и второго 2 блоков формирования адреса записываются значения адресов А и В соответственно, и так как знак изменения адреса зоны в считываемой микрокоманде равен также О, то в регистр 31 блока 10 проверки условий записывается единичный код логического условия считываемой микрокоманды (на фиг.6 обозначен как "1"), а в регистре 39 блока 11 формирования адреса зоны значение адреса зоны не изменится. Во время выполнения микроопераций Y происходит чтение информации по адресам 3 А и 3 В соответственно иэ первого 3. и второго 4 блоков памяти. Но, так как в регистре 31 блока

10 проверки условий находится единичный код, то на выходах 23, 24 этого блока устанавливаются сигналы соответственно логического нуля и логической единицы. Поэтому коммутатор

5 будет выбирать коды микроопераций, логического условия и признака изменения адреса зоны с выхода 15 второго 4 блока памяти микрокоманд. Следовательно, в третьем такте рабаты устройства.по синхросигналу в регистр 9 эалишется кад микроопераций

У в регистры первого 1 и второго 2 блоков формирования адреса записываются соответственно значения адресов А и В и, так как признак изменения адреса зоны в считываемой микрокоманде равен О, то в регистр

5 1257б

31 блока 10 проверки условий зайисывается код логического условия, а в регистре 39 блока 1l формирования адреса зоны значение адреса зоны не изменяется. Во время выполнения микроопераций У одновременно происходит считывание двух возможных следующих микрокоманд из первого 3 и второго 4 блоков памяти соответственно по адресам 3 А и 3 В<. В за- 10 висимости от выполпейия или невыполнения логического условия на выхо1 дах 23, 24 блока 10 проверки условий установятся следующие сигналы. Если условие М, выполняется, то на первом 15 и втором выходах 23, 24 блока 1О проверки условий- установятся сигналы со. ответственно логического нуля и логической единицы. Поэтому коммутатор 5 будет выбирать в этом случае 20 коды микроопераций, логического условия и признака изменения адреса зоны с выхода 15 второго 4 блока памяти микрокоманд. Следовательно, в четвертом такте работы устройства по 25 синхросигналу в регистр 9 запишется код микроопераций Y, в регистры первого 1 и второго 2 блоков формирования адреса записываются значения адресов А и В соответственно, и, так 30 как признак изменения адреса зоны в считываемой микрокоманде равен О, то и Регистр 31 блока 10 проверки условцй записывается код логического условия с .1, а в регистре 39 блока 11 формирования адреса зоны значение адреса зоны не изменится. Таким образом, во время выполнения микроопераций 7 будет происходить чтение двух возможных следующих микрокоманд 4б из перврго 3 и второго 4 блоков памяти соответственно но адресам З А, и

3 3 . Если же услОВке (, не ВыпОлнМтся, то на первом и втором выходах . 23, 24 блока 10 проверки -условий ус- 45 таиовягся.сигналы соответственно ло. гической единицы и логического нуля.

Поэтому коммутатор 5 будет выбирать коды микроопераций, логических условий и признака изменения адреса зо- 50 иы е выхода 14 первого 3 блока памяти микрокоманд. Тогда в четвертом такте работы устройства по синхросигналу.в регистр 9 запишется код .микроопераций У4, в регистры первого 1 55 и второго 2 блоков формирования адреса записываются значения адресов А> и 0 соответственно, и, так как приз45

6 нак изменения адреса зоны в считываемой микрокоманде равен l, то в регистр 3) блока 10 проверки условий записывается нулевой код с шины 37, а в регистр 39 блока 11 формирования адреса зоны — значение адреса зоны 3, указанное в поле кода логического условия считываемой микрокоманды. Таким образом, во время выполнения микроопераций У будет происходить чтение следующей микрокоманды из первого блока 3 памяти микрокоманд по адресу 3(А . Последний пример показывает в динамике работы устройства принцип изменения адреса зоны при размещении следующей микрокоманды в другой зоне. Далее устройство работает подобным образом и при выполнении других микрокоманд.

Формула изобретения ков памяти микрокоманд, выходы кодов микроопераций, логических услой и признака изменения адреса, зоМикропрограммное устройство управ-. ления, содержащее два блока формирования адреса, два блока памяти микрокоманд, коммутатор, регистр микроопераций и блок проверки условий, причем выходы с I-го по ш-й (где m — - число разрядов кеда микроопераций) коммутатора соединены с информационнымн входами регистра микроопераций, выход которого является выходом устройства, первая группа входов блока проверки условий является группой входов логических условий устройства, первый и второй выходы блока проверки условий, соединены соответственно с первым и вторым управляющими входами коммутатора, первым и вторым управляющими входами первого и второго блоков формирования адреса, выходы которых соединены с младшими разрядами адресных входов соответственно первого и второго блоков памяти мнкрокоманд, выходы кода адреса которых соединены соответственно с информационными входами второго и первого блоков формирования адреса, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, устройство содержит блок

Формирования адреса зоны, причем выходы блока формирования адреса зоны соединены. со старшими разрядами адресных входов первого и второго бло7 12576 ны которых соединены соответственно с первым и вторым информационными входами коммутатора, с (ш+1}-ro no (ш+и)-й (где п — число разрядов кода.логических условий), выходы которого соединены с второй группой входов блока проверки условий и с информационными входами блока формирования адреса зоны, (m+n+I)-й выход коммутатора соединен с управляющими входами блоков проверки условий и формирования адреса зоны, причем блок проверки условий содержит коммутатор, регистр, дешифратор, группу элементов И, элемент ИЛИ и первый и второй элементы НЕ, причем каждый вход группы входов условий устройства соединен с первым входом соответствующего элемента И группы, второй вход которого соединен с соответствующим выходом дешифратора, выходы элементов И группы и дополнительный выход дешифратора соединены с входами элемента ИЛИ, выход которого соединен с вторым выходом блока проверки условий и через первый элемент

НЕ - с его первым выходом, вход дешифратора соединен с выходом регистра блока проверки условий, информа ционный вход которого соединен с вы- ЗО

45 8 ходам коммутатора блока. проверки условий, первый инфориационньй вход которого являетея второй группой входов блока проверки условий, а вто" рой информационный вход соединен с шиной нулевого потенциала, управляю-, щий вход блока проверки условий соединен с первым управляющим входом коммутатора блока проверки и через второй элемент НЕ - с его вторым управляющим входом, причем блок формирования адреса зоны содержит регистр, коммутатор и элемент НЕ, причем выход коммутатора блока формирования адреса зоны соединен с информационным входом регистра блока формирования адреса зоны, выходы которого соединены с 1-ro о и-й входами коммутатора блока формирования адреса зоны и являются выходамн блока формирования адреса зоны, с (n+1)-ro по 2п-й входы коммутатора блока формирования адреса зоны являются информационными входами блока формирования адреса зоны, управляющий вход которого соединен с первым управляющим входом коммутатора блока формирования адреса эоны и через элемент НŠ— со вторым управляющим входом коммутатора блока проверки условий.

1257645

ФигZ

1257645

3»

Фиг 5

Составитель Э.Криворучко

Техред Л.Сердюкова.

Корректор И.Муска

Редактор Э.Слигон

Тираж 67! Подписное

ВНИИПИ Государственного комитета СССР по.делам изобретений и открытий

113835, Москва, Ж-35, Раушская иаб., д.4/5

Заказ 4958/48

Производственно-полиграфическое предприятие, г. Ужгород, ул.Проектная 4