Адаптер канал-канал

 

Изобретение относится к области вычислительной техникии может быть использовано как системное устройство для связи цифровых вычислительных маптн в многомашинном вычислительном комплексе. Целью изобретения является повышение быстродействия устройства. Это достигается тем, что в адаптер,. содержащий два идентичных полуадаптера, каждый из которых включает узел коммутации входных сигналов, регистр команд, дешифратор команд регистр адреса, схему сравнения адресов, блок управления , узел выходных сигналов, регистр байта состояния, в каждый полуадаптер введен дешифратор команды прямого обмена. 5 ил. Ю м Ьд

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИ1ЕСНИХ

РЕСПУБЛИЙ

„„SU„„1259276 (so 4 и 06 F 13/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3851530/24-24 (22) 30.01 ° 85 (46) 23.09.86, Бюл, Р 35 (72) А.К.Дерновский и О.С.Оборин (53) 681.14(088 ° 8) (56) Авторское свидетельство СССР

У 851391, кл. 8 06 F 3/04, 1981, Авторское свидетельство СССР

Р 1144114, кл. и 06 F 3/04, 1983. (54) АДАПТЕР КАНАЛ-КАНАЛ (57) Изобретение относится к облас-. ти вычислительной техники.и может быть использовано как системное устройство для связи цифровых вычислительных машин в многомашинном вычислительном комплексе. Целью изобретения является повышение быстродействия устройства. Это достигается тем, что в адаптер,. содержащий два идентичных полуадаптера, каждый из которых включает узел коммутации входных сигналов, регистр команд, дешифратор команд регистр адреса, схему сравнения адресов, блок управления, узел выходных сигналов, регистр байта состояния, в каждый полуадаптер введен дешифратор команды прямого обмена. 5 ил, 1259276

15

ЗО

40 т45

Изобретение относится к вычислительной технике и может испольэоваться как системное устройство для связи цифровых вычислительных машин (ЦВМ) в многомашинном вычислительном комплексе.

Цель изобретения — повышение быстродействия устройства.

На фиг..1 приведена блок-схема адаптера, на AHI 2 — функциональная схема дешифратора команды прямо,го обмена, на фиг. 3 — блок-схема блока управления; на фиг. 4 — временная диаграмма работы дешифратора управления прямым обменом при обмене одним байтом информации; на фиг, 5 — алгоритм работы блока управления, Адаптер канал-канал состоит из двух полуадаптерон 1 и 2, каждый из которых содержит регистр 3 команд, дешифратор 4 команды, регистр 5 адресов, схему 6 сравнения адресов, блок. 7 управления, узел 8 коммута.ции выходных сигналов, регистр 9 байта состояния и дешифратор 10 команды прямого обмена. Адаптер связан с сопрягаемыми каналами вводавывода с помощью информационных нходон (линии каналов) 11 и 12 полуадап теров 1 и 2, управляющих входов (линии каналов) 13 и 14 полуадаптеров. 1 и 2, управляющих выходов плинии абонентов) 15 и 16 полуадаптеров 1 и 2, информационных выходов (линии абонентов) 17 и 18 полуадаптеров 1 и 2..Дешифратор 10 (фиг.2) состоит из элементов ИЛИ 19, НЕ 20, элементов И 21 и 22 и ИЛИ 23.

Блок правления (фиг. 3) представляет собой синхронный цифровой автомат, состоящий, например, из мультиплексора 24 входных сигналов, генератора 25 синхроимпульсов, регис ра 26 адреса микрокоманды и постоянного запоминакщего устройства 27, и вырабатывает функциональные сигналы, обеспечивающие работу адаптера в соответствии с заложенным алгоритмом и входными сигналами, поступающими с выхода дешифратора 4 команд, схемы 6 сравнения адресов, блока 7 управления другого полуадаптера и управляющими сигналами канала.

На фиг, 1-3 показаны также линии 28-31 связей между дешифратором

10 и другими узлами полуадаптеров.

Микрокоманда, под управлением которой происходит работа каждого из полуадаптеров 1 и 2, состоит из следующих полей.

Поле номера информационного сигнала - ПНИС. Под управлением. этого поля проходит выдача того или иного информационного сигнала на выход мультиплексора 24. Сигнал с выхода мультиплексора 24 используется для организации нетвлений (услонных переходон) в микропрограмме.

Поле управления способом ветвления в микропрограмме — ПУСВ. Под управлением этого поля определяется способ задания адреса следующей микрокоманды в регистре 26.

Поле маскирования прерывания—

ПМП.

Поле. адреса — ПА. Это поле ис. пользуется для задания адреса перехода и применяется для организации ветвлений в микропрограмме.

Поле константы управления — ПКУ.

5 Это поле задает функциональные сигналы, обеспечивающие работу адаптера в соответствии с заложенным алгоритмом.

Микропрограмма, выполняемая блоком 7 управления, может быть прервана, при этом в регистр 26 адреса микрокоманды заносится константа, представляющая собой начальный адрес микропрограммы обработки прерывания. Каждой причине прерывания соответствует своя константа. Прерывание может возникнуть при задании каналом ЭВМ последовательности сигналов: "Сброс системы", "Селективный .сброс", "Отключение от интерфейса". Прерывание может быть замаскировано путем установки разряда поля маскирования прерывания.

Устройство работает следующим образом.

При наличии одного из сигналов

"Разрешение прямого обмена" (РПО) из блока 7 одного из полуадаптеров, например полуадаптера 1 (сигналы

РП01 или РП02), наличии одного из сигналов "Записать" (ЗП) или "Счи тать (СЧ) на выходе дешифратора 4

1 и отсутствии (наличии) сигнала

ИНФ-К на входе 12 полуадаптера 2 на выходе элемента ИЛИ 23 вырабатывается. сигнал ИНФ-А, поступающий далее на вьгход 15.

1259

Адаптер расшифровывает и выполняет следующие команды канала: "Считать"., "Считать в обратном направлении", "Записать", "Управление фиктивное", "Управление рабочее", "Уточ- нить состояние", "Проверить вводвывод .

Некоторые команды, посылаемые каналом в адаптер, выполняются только в том случае, если другой канал, с которым связан адаптер, посыпает соответствующую команду. Например, команды "Считать" или "Считать в обратном направлении", посылаемые одним каналом, могут быть выполнены адаптером только после того, как другим каналом будет послана в адаптер команда "Записать", и наоборот. Адаптер указывает свое состояние каналу, используя четыре бита байта состояния: нулевой — указатель "Внимание", третий — указатель — "Занято", четвертый — указатель "Канал кончил", пятый — указатель "BY кончило".

Эти указатели обозначают: "Внимание" — операция, требующая соответствующего ответа от канала, уже начатая другим каналом: "Занято" †адаптер не может выполнить команду, "Канал кончил" — адаптер может быть ло30 гически отключен от канала; "BY кончило" вЂ, операция, выполняемая каналом, завершена в адаптере.

Чтобы задать адаптеру какую-либо команду, канал вводит последовательность сигналов начальной выборки, которая начинается для адаптера с получением, например, полуадаптером 1 по входу 13 сигнала АДР-К и по входу ll адреса устройства, для которого предназначена операция нно40 да-вывода. Полученный адрес устройства поступает на вход схемы 6, где он сравнивается с адресом полуадаптера 1, хранящимся н регистре 5. Если эти адреса равны, то схема 6 фор- 45 мирует сигнал "Адрес опознан", поступающий в блок 7, Затем канал вы" дает сигналы "Разрешение выборки" и

"Выборка" (РВБ-К и ВБР-К), поступающие по входу 13 н блок 7, который, если адрес был опознан полуадаптером 1, блокирует дальнейшее распространение сигнала ВБР-К, выдает сигнал РАБ-А на вход 15, формирует сигнал блокировки начальной выборки другим каналом полуадаптера 2. На- . значение этой блокировки — запретить этому каналу поместить код команды

276 4 в регистр 3 полуадаптера 2 при выполнении коман . "Записать", "Считать", "Управление рабочее", После снятия каналом сигнала АДР-К с входа

13 блок 7 разрешает выдачу с выхода рег)4стра 5 через узел 8 на выход )7 адреса полуадаптера 1 и формирует сигнал АДР-А на ныходе 15. В ответ

HB сигнал АДР-А канал выдает сигнал

УПР-К, поступающий по входу 13 в блок 7, и помещает на входе 11 код команды. Блок .7 разрешает занесение кода команды с входа ll в регистр 3, в результате чего принятая команда дешифрируется дешифратором 4, сбрасывает сигнал АДР-А на ныходе 15.

Затем блок 7 формирует байт состояния в регистре 9 в зависимости от условий, сложившихся в адаптере, и

1 присланной команды. После сформирования байта состояния в регистре

9 блок 7 разрешает выдачу информации иэ регистра 9 через узел 8 на выход 16, выдает сигнал УЛР-А на выход 15.

Получив сигнал УПР-А и байт состояния, канал выдает сигнал ИНФ-К, завершая тем самым последовательность сигналов начальной выборки.

Сигнал ИНФ-.К поступает по входу 13 в блок 7, в результате чего последний сбрасывает сигнал УПР-А на выходе 15, если полуадаптеру 1 задана одна иэ команд "Записать", "Считать", "Считать н обратном направлении или уточнить состояние", или сбрасывает сигналы PAR-А и УПР-А на выходе 15, если полуадаптеру 1 была задана любая другая команда, сбрасывает сигнал блокировки начальной выборки полуадаптера 2, запрещает выдачу информации через узел 8, сбрасывает регистр 9, Кроме того, если полуадаптеру 1 задана команда

"Записать", "Считать", "Считать в обратном направлении", "Управление рабочее", то блок 7 формирует сигнал "Ожидание согласонания", выдаваемый н блок 7 полуадаптера 2, в результате чего формируется запрос на передачу байта состояния в канал, к которому подключен полуадаптер 2, и вводится последовательность сигналов подключения к каналу по требованию абонента, выполняемая следующим образом. Получив сигнал

"Ожидание согласования", блок 7 полуадаптера 2 организует выдачу сигнала TPR-А на выход 16. Затем

59276 d

i 12 при получении сигнала ÂBÐ-К по входу

14 блок 7 снимает сигнал ТРБ-A на выходе 16, выставляет на нем сигналы РАБ-А, АДР-А, разрешает вьдачу информации (адреса) с выхода регистра 5 через узел 8 на выход 18.

Получив от канала сигнал УПР-К по входу 14,. блок 7 сбрасывает сигнал АДР-А на выходе 16, запрещает прохождение информации с выхода регистра 5 через узел 8 на выход 18, формирует в регистре 9 указатель

"Внимание". После сброса каналом сигнала УПР— К на входе !4 блок 7 разрешает вьдачу сформированной в регистре 9 информации с выхода этого регистра через узел 8 на выход

18 и формирует сигнал УПР— А, выдаваемый на выход 16. При получении по входу 14 сигнала ИНФ-К блок 7 запрещает выдачу информации через узел

Я, сбрасывает сигналы РАБ-A и УПР-А на выходе 16, На этом полуадаптер 2 заканчивает выполнение последовательности сигналов подключения к каналу по требованию абонента.

ЭВМ, получив от полуадаптера 2 байт состояния с указателем Внимание", задает полуадаптеру 2 команду

"Уточнить состояние" с целью определения кода команды, заданной другой

ЭВМ полуадаптеру l, Задание команды происходит путем введения каналом, подключенным к полуадаптеру 2, последовательности начальной выборки, которая выполняется полуадаптером

2 аналогично выполнению последоватЕльности начальной выборки полуадаптером 1, за исключением того, что полуадалтер 2 отключается от канала не с выдачей своего начального байта состояния, а после передачи в канал байта информации, содержащей код KQMBHpbI заданной полуадаптеру 1, и выдачи в канал байта состояния с указателями "Канал кончил" и "BY KoH чило". В этом случае полуадаптер 2 работает следующим образом.

После выдачи начального байта состояния в канал блок 7 разрешает вьдачу информации с выхода регистра

3 полуадаптера 1 через узел Я на выход 17 и организует выдачу на выход

15 сигнала И!!Ф-А. Затеи, получив по входу 13 сигнал ИНФ-К., означающий, что байт информации принят каналом, блок 7 запрещает выдачу информации через узел Я на выход 17 и снимает сигнал ИН@-А на выходе 15, После это5

I0

ЗО

55 го канал снимает сигнал ИНФ-К (или

УПР-К) на входе 13, в результате чего блок 7 формирует в регистре 9 байт состояния с указателями "Канал кончил и ВУ кончило", разрешает выдачу информации с выхода регистра

9.через узел 8 на вьжод 17 и организует выцачу сигнала УПР-А на выход 15. Затем, получив от канала по входу 13 сигнал ИНФ-К, блок 7 запрещает выдачу информации через узел 8 на выход 17 и снимает сигналы РАБ-А и УПР-А на выходе 15, завершая тем самым выполнение .команды.

Получив код команды, заданной полуадаптеру 1, другая ЭВМ может определить, какую команду ей следует задать полуадаптеру 2 для организации обмена информации. Такой командой должна быть команда Записать * если полуадаптеру 1 задана команда "Считать, и команда "Считать, если полуадаптеру 1 задана команда За1! писать

Задание каналом полуадаптеру 2 команды Записать или Считать и выполнение этой команды полуадаптером 2 происходит аналогично заданию и выполнению этих команд полуадаптером 1, за исключением того, что вместо сигнала 1 Ожидание согласования 1 блок 7 формирует сигнал "Разрешение прямого обмена", поступающий на дешифраторы 10 обоих полуадаптеров.

При этом дешифратор 10 полуадаптера

1, которому была задана, например, команда Записать", при отсутствии сигнала ИНФ-К на управляющих линиях

14 канала полуадаптера 2, которому была задана, например, команда "Считать" формирует сигнал ИНФ-А на выходе 15, в ответ на который канал

ЭВМ, подключенный к этому полуадаптеру, помещает на вход ll байт информации и выдает на вход 13 сигнал

ИНФ-К. Байт информации с входа II поступает через узел 8 полуадаптера

2 на выход 16. Дешифратор 10 полуадаптера 2 формирует сигнал ИНФ-А, поступающий на выход 16, Получив сигнал ИНФ-А и байт информации, канал ЭВМ, подключенный к полуадаптеру 2, выдает сигнал ИНФ-К на вход

14, что приводит к сбросу сигнала

ИНФ-А на выходе 15, сбросу каналом

3BN, подключенным к полуадаптеру 1, сигнала ИНФ-К на входе.)3, сбросу дешифратором 10 полуадаптера 2 сигнала ИНФ-А на выходе 16 и сбросу ка125

7 налом ЭВМ, подключенным к полуадаптеру 2, сигнала ИНФ-К на входе 14.

Далее цикл передачи байта информации повторяется. Временная диаграмма формирования сигналов ИНФ-А для случая задания полуадаптеру 1 команды "Записать", а полуадаптеру

2 — "Считать", приведена- на фиг.4.

При задании полуадаптеру 1 команды

"Считать", а полуадаптеру 2 — "Записать" работа адаптера происходит аналогичным образом.

Таким образом, устройство позволяет повысить скорость обмена информации и вести обмен со скоростью более медленного канала. Кроме того, в устройстве сокращен объем оборудования, так как в нем исключены буферные регистры полуадаптеров. 20

Формула изобретения

Адаптер канал-канал, содержащий .два полуадаптера, каждый из которых д содержит узел коммутации выходных сигналов, выход которого является информационным выходом полуадаптера, регистр адреса, регистр команд, дешифратор команд, схему сравнения адресов, регистр байта состояния и блок микропрограммного управления, причем в каждом пэлуадаптере информационный вход регистра команд и первый информационный вход схемы сравнения адресов соединены с информа35 ционным входом полуадаптера, управляющие входы регистра команд и схемы сравнения — соответственно с первым и вторым выходами блока микро40 программного управления, второй ин° В формационный вход схемы сравнения адресов подключен к выходу регистра адреса и первому информационному входу узла коммутации выходных сиг45 налов, управляющим входом соединенного с третьим выходом блока микропрограммного управления, а вторым

9276 8 информационным входом — через регистр. байта состояния с четвертым выходом блока микропрограммного управления, пятый выход которого является управляющим выходом полуадаптера, а первый; второй и третий входы логических условий подключены соответственно к выходу схемы сравнения адресов, управляющему входу полуадаптера и выходу дешифратора команд, входом соединенного с первым выходом регистра команд, причем четвертый вход логических условий и шестой вьгход блока управления первого полуадаптера соединеHbl соответственно с шестым выходом и четвертым входом логических условий блока управления второго полуадаптера, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия, в каждый полуадаптер введен дешифратор команды прямого обмена, причем выходы дешифраторов команды прямого обмена первого и второго полуадаптероя соединены соответственно с управляющими выходами первого и второго полуадаптеров, первые входы — соответственно с вторыми выходами дешифраторов команд первого и второго полуадаптеров, вторые входы — соответственно с управляющими входами вто-. рого и первого полуадаптеров, третий и четвертый входы дешифратора команды прямого обмена первого полуадаптера подключены соответственно к седьмьм выходам блока микропрограммного управления первого и второго полуадаптеров и к четвертому и третьему входам дешифратора команды прямого обмена второго полуадаптера, третьи и четвертые информационные входы узлов коммутации выходных сигналов первого и второго полуадаптеров соединены соответственно с информационными входами второго и первого полуадаптеров и выходами регистров команд второго и первого полуадаптеров.

1259276

Фиг.!

©мг.7

Ю

rs фиг.З

ЛалуаРалтер 1 (ю внУа еюжсмщ у

ЛаиуИаптер Р команда считать >

1259276

Составитель В.Вертлиб

Редактор Н.Яцола Техред Н.Попович Корректор Л.Пилипенко

Заказ 5123/47 Тирах 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ухгород, ул. Про л П оектная 4 . Э