Дискретный амплитудный анализатор
Изобретение относится к электроизмерительной технике. Цель йзобретения - повышение быстродействия и точности за счет увеличения числа уровней дискретизации. Анализатор содержит четыре элемента сравнения, входы которых объединены с входной шиной, а выходы первого и второго, третьего и четвертого элементов сравнения подключены соответственно к входам первого и второго коммутаторов, стробирующие входы которых через формирователь подключены к инверсному выходу первого коммутатора, адресные входы которого соединены с адресными входами второго коммутатора и с разрядными выходами суммирующего счетчика импульсов , счетный вход которого соединен с инверсным выходом первого коммутатора , а прямой выход второго коммутатора и разрядные выходы счетчика являются выходами анализатора, при этом необходимо выполнение условия и„, и„, Uft - и„ , где и„, , и„, , и„, и Un4 пороговые уровни соответственно первого, второго, третьего и четвертого элементов сравнения. 1 ил. (Л с Од QD 00
союз советских
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„SU, 126109 (5i} 4 Н 03 К 5 24
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ASTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОсудФРственный КОмитет сссР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3540948/24-21 (22) 17.0!.83 (46) 30.09.86. Бюл. Ф 36 (72) С.С.Крюченков (53) 621.374.33(088.8) (56) Авторское свидетельство СССР
}} 669480, кл. Н 03 К 5/153, 1977.
Авторское свидетельство СССР
У 1012763, кл. Н 03 К 5/22, 1981. (54) ДИСКРЕТНЬ!И АМПЛИТУДНЫЙ АНАЛИЗАТОР (57) Изобретение относится к электро-, измерительной технике. Цель изобретения — повышение быстродействия и точ:ности за счет увеличения числа уровней дискретизации. Анализатор содержит четыре элемента сравнения, входы которых объединены с входной шиной, а выходы первого и второго, третьего и четвертого элементов сравнения подключены соответственно к входам первого и второго коммутаторов, стробирующие входы которых через формирова" тель подключены к инверсному выходу первого коммутатора, адресные входы которого соединены с адресными входами второго коммутатора и с разрядными выходами суммирующего счетчика импульсов, счетный вход которого соединен с инверсным выходом первого коммутатора, а прямой выход второго коммутатора и разрядные выходы счетчика являются выходами анализатора, при этом необходимо выполнение условия
И 6 д }} 1 И3 и U„4 — пороговые уровни соответственно первого, второго, третьего и четвертого элементов сравнения. 1 ил.
1261098
30
Изобретение относится к электроизмерительной техиике и может быть использовано при разработке информационно-измерительных систем.
Цель изобретения — повышение быстродействия и повышение точности путем увеличения числа уровней дискретизации.
На чертеже представлена функциональная схема предлагаемого дискретного амплитудного анализатора.
Дискретный амплитудный анализатор содержит элементы 1-4 сравнения, коммутагоры 5 и 6, формирователь 7 импульсов, счетчик 8 импульсов, входную шину 9, выходные шиньон 10-12.
Дискретный амплитудный анализатор работает следующим образом.
В исходном состоянии на информационных и адресных входах коммутаторов
5-6 и на выходе коммутатора 5 присутствует уровень логического "0", а на выходах коммутатора 6 и формирователя 7 — уровень логической "1".
Исследуемый импульс напряжения
1fe„ через входную шину 9 поступает одновременно на входы всех элементов
1-4 сравнения, пороговые уровни которых удовлетворяют условию U» Ue< Ue ю rpe Uz f j U4 U» пороговые уровни соответственно первого, второго, третьего и четвертого элементов сравнения. Ввиду того, чтр на выходах счетчика присутствует код 00, на выходы коммутаторов 5 и 6 приходят сигналы с выходов элементов 1-3 сравнения соответственно. При превышении Б „ порогового уровня U > на выход коммутатора 5 и выходную шину 10 с минимальной задержкой поступает единичный уровень напряжения. При этом на выходных шинах 10-12 анализатора присутствует код 100. При превышении Uex порогового уровня U, на выходе коммутатора 6 формируется нулевой уровень сигнала, по которому запускается формирователь 7 и переключается счетчик 8. На время переключения счетчика 8 формирователь 7 блокирует прохождение сигналов через коммутаторы 5 и 6, На выходах счетчика 8 формируется код 01, разрешающий прохождение через коммутаторы 5 и 6 сигналов с элементов 4 и 2 соответственно. При этом на выходных шинах 10-12 формируется код 010. При превышении Ue„ порогового уровня Uq4 единичный сигнал с элемента 4 сравнения через коммутатор 5 с минимальной задержкой постугает на выходную шину 10, формируя на шинах 10-12 код 110. При превышении Ue„ порогового уровня U íà выходе коммутатора 6 появ-: ляется нулевой сигнал, запускающий формирователь 7 и переключающий счет чик 8. В результате коммутаторы 5 и 6 закрываются, а на выходных шинах 10-12 формируется код 001. При одновременном появлении единичного сигнала на выходах элементов 1-4 сравнения (что соответствует входному сигналу с крутым фронтом) выходной результат на шинах 10-12 появляется с задержкой 2с где < длительность импульса формирователя 7, что примерно в два раза быстрее прототипа. Таким образом, изобретение позволяет повысить быстродействие анализатора и точность измерения входного сигнала путем увеличения числа, уровней дискретизации при минимальных аппаратурных затратах. Формула и з обретения Дискретный амплитудный анализатор, содержащий три элемента сравне- . ния, входы которых объединены и подключены к входной шине, выходы первого и второго элементов сравнения подключены соответственно к первому и второму информационным входам коммутатора, инверсный выход которого соединен с суммирующим входом счетчика импульсов и череу формирователь импульсов — со стробирующим входом коммутатора, первый и второй адресные входы которого соединены с соответствующими поразрядными выходами счетчика импульсов и с первой и второй выходными шинами, о т л и ч а ю — шийся тем, что, с целью повышения быстродействия и повышения точности эа счет увеличения числа уровней дискретизации, в него дополнительно введены коммутатор, четвертый элемент сравнения и выходная шина, причем вход четвертого элемента сравнения соединен с входной шиной, выходы третьего и четвертого элементов сравнения подключены соответственно к первому и второму информационным входам дополнительного коммутатора, прямой 11 Составитель В.Выговский Хехред Л.Олейник Корректор. Т. Колб Редактор С.Лисина Заказ 5244/57 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР но делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 1261098 выход которого соединен с дополнитеп. — коммутатора подключен к выходу форминой выходной шиной, являющейся млад- роватепя импульсов, при зтом необхо1пим разрядом выходного кода устрой димо выполнение условия ПИъ П Пп ства, адресные ахи дополнительного ig„ где П„ U„ э U„зэ U„ — поро" коммутатора соединены с соответствую говые уровни соответственно первого, щит разрядными выходами счетчика a . второго, третьего н четвертого зле-. - вход стробирования дополнительного ментов сравнения.
