Устройство для контроля последовательности импульсов и фильтрации помех

 

Изобретение может быть использовано в вычислительных устройствахи в устройствах автоматического управления . Цель изобретения - расширение функциональных возможностей устройства . Устройство контроля содержит блок 1 ввода, N элементов И 2 к 4, .триггеры 13 и 5, элементы ИЛИ 6 и 7, блок 8 памяти, блок 9 индикации, формирователи 10 и 11, элемент И 12. Введение в устройствб элементов ИСКЛОЧАВДЕЕ ИЛИ 14 и 15 и N формироа вателей 21 в блок 1 ввода, а также (Л образование новых функциональных связей между элементами устройства обеспечивает возможность записи сбойной ситуации т.е. «{яоссацию состояния входов устройства при сбое для последующего анализа. 1 з.п. ф-лы, 2 ил. ю Од сд vj ел HLOa уо

СОЮЗ СОВЕТСКИХ соцИАлистьвеских

РЕСПУБЛИК (gg 4 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЬЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРыти (21) 3778595/24-21 (22) 10.08.84 (46) 23. 10. 86. Бюл. !! - 39 (71) Научно-исследовательский инсти- тут автоматизации управления и производства (72) П.А.Гойхман, М.Е.Добровинский н Б.С.Фланчик (53) 621 374(088.8) (56) Авторское свидетельство СССР

Я 930630, кл. Н 03 К 5/19, 1980.

Автбрское свидетельство СССР

lI- 1128258, кл. G 06 F ll/00, 1983.

„„SU„„1265775 А 1 (54) УСТРОАСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ И ФИЛЬТРАЦИИ

ПОМЕХ ,(57) Изобретение может быть использо вано в вычислительных устройствах и и в устройствах автоматического управления. Цель изобретения — расширение . функциональных возможностей устройства. Устройство контроля содержит блок 1 ввода-, N элементов И 2 и 4, . триггеры 13 и 5, элементы ИЛИ 6 и.

7, блок 8 памяти, блок 9 индикации, формирователи 10 и 11, элемент И 12.

Введение в устройствд элементов

ИСК1%ЧАЛ!!ЕЕ ИЛИ 14 и 15 и N формиро.вателей 21 в блок 1 ввода, а также образование новых функциональных связей между элементами устройства обеспечивает возможность записи сбойной ситуации т.е. фиксацию состояния входов устройства при сбое для последующего анализа. l з.п. ф-лы, 2 ил.

1265775

40

Изобретение относится к импульсной технике и может быть использовано в вычислительных устройствах и в устройствах автоматического управления.

Целью изобретения является расширение функциональных возможностей путем обеспечения возможности фильтрации помех и записи сбойной ситуации, т.е. возможности фиксации состояния входов устройства при сбое для последующего анализа.

На фиг.! приведена функциональная схема устройства для контроля последовательности импульсов и фильтрации помех; на фиг.2 — блок памяти.

Устройство для контроля последовательности импульсов и фильтрации помех (фиг.l) содержит блок 1 ввода, N первых элементов И 2, выходы которых являются первыми выходами 3 устройства, N To eMeHTo H 4, Bbl ход каждого из которых соединен с информационным входом соответствующего основного триггера 5, входы обнуления которых соединены, первый 6 и второй 7 элементы ИЛИ, блок 8 памяти, блок 9 индикации, первый 10 и второй

11 формирователи, третий элемент И

12, дополнительный триггер 13, первый 14 и второй 15 элементы ИСКЛЮЧА10ЩЕЕ ИЛИ, первый вход первого из которых соединен с инверсным выходом дополнительного триггера 13, вход обнуления которого соединен с входами обнуления основных триггеров 5 и подключен к входу 16 обнуления устройства, тактовый вход подключен к тактовым входам основных триггеров 5, соединен с выходом первого элемента ИЛИ 6 и с входами первого 10 и второго 11 формирователей, прямой выход дополнительного триггера 13 соединен с первым входом третьего элемента

И 12, второй вход которого соединен с выходом первого формирователя 10 а третий вход подключен к выходу второго элемента ИСКЛОЧАЕОЩЕЕ ИЛИ 15 и к управляющему входу блока 8 памяти, информационные входы которого соединены с соответствующими входами блока 1 ввода и с первыми входамй соответствующих первых элементов И 2, вторые входы которых соединены с прямыми выходами соответствующих основ ных триггеров 5, инверсный выход каждого из которых подключен к первому входу соответствующего второго эле5 !

О

55 мента И 4, второй вход каждого из которых соединен с соответствующим выходом блока ввода и с соответствующим входом второго элемента ИЛИ 7, выход которого соединен с первым входом второго элемента ИСКЛИЧАЕОЩЕЕ ИЛИ

15, второй вход которого подключен к выходу второго формирователя ll, третий вход первого из вторых элементов И соединен с выходом первого элемента ИСКЗЮЧАЕ01!!ЕЕ ИЛИ 14, третий вход каждого последующего из вторых элементов И соединен. с прямым выходом предыдущего основного триггера и с соответствующим входом блока 9 индикации, выход первого элемента

ИСКЛЕОЧАИЩЕЕ ИЛИ 14 соединен с дополнительным входом блока 9 индикации, выходы вторых элементов И соединены с соответствующими входами первого элемента ИЛИ 6, причем выходы блока

8 памяти являются вторыми выходами

17 устройства, выход третьего элемента И 12 является третьим выходом 18 устройства, выход второго элемента

HCKJII0×ÀIOÙÅÅ ИЛИ 15 является четвертым выходом 19 устройства, а информационными входами устройства являются соответствующие входы 20 блока ввода, который содержит М формирователей 21, входы и выходы каждого из которых соединены соответственно с соответствующими входами и выходами блока l ввода.

В состав устройства входит блок 8 памяти (фиг.2), который содержит регистр 22 с параллельным вводом информации и дифференцирующую цепь 23, вход которой соединен с управляющим входом блока 8 памяти, информационные входы регистра 22 соединены с информационными входами блока 8 памяти, выходы регистра 22 подключены к выходам блока 8 памяти, а выход диф- ференцирующей цепи 23 соединен с тактовым входом регистра 22.

Устройство работает следующим об" разом.

Исходное состояние устройства задается импульсом установки исходного состояния по шине сброса, устанавли- вающим в исходное состояние основные

5 и дополнительный 13 триггеры.

Прямь:е выходы основных триггеров

5 блокируют прохождение входных сиг- налов через все вторые элементы И 4, кроме первого, что обеспечивается наличием в цени обратной связи от и-го

Одновременно с переключением первого из основных триггеров переключается и дополнительный триггер 13.

его прямой выход разблокирует третий элемент И 12, а инверсный выход пере- водит первый элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 14 в режим работы повторителя.

При поочередном приходе входных им »ульсов на входы блока 1 ввода происходит последовательное переключение основных триггеров 5, она логичное описанному, что позволяет получить на выходах устройства последовательность импульсов, совпадающую с входной. Состояние основных триггеров 5 фиксируется блоком 9 индикациие

При несвоевременном приходе сигнала по какому-либо из входов он не может поступить на вход первого элемента ИЛИ 6 и соответствующую выходную шину, так как вторые элементы

И 4 оказываются заблокированными соответствующими основнь»ми триггерами.

Этот ложный сигнал, пройдя через второй элемент ИЛИ 7, вызывает появление на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 единичного сигнала, ин" формирующего о сбое в канале. Состояние входов фиксируется в блоке 8 памяти. Однако сигнал "Прерывание" не вырабатывается до тех нор, пока не окончится блокирующее действие выходкого сигнала первого формирователя 10, запущенного предыдущим, своевременно пришедшим импульсом. Длительность сигнала первого формирователя 10 выбирается пользователем из условия, что она больше максимально ожидаемого интервала. между входными импульсами соседних каналов.

Если за.указанное время очередной ожидаемый импульс появляется, он снимает сигнал "Сбой." и подтверждает запуск первого формирователя 10 на оче- редной период. В противном случае по окончании выходноГО сигнала формирователя на третьем выходе 18 "Прерывание" появляется сигнал, информирующий Об устойчивом нарушении в контролируемой последовательности.

В случае устойчивого отсутствия импульсов по одному из каналов устройство воспринимает следующие за ним импульсы как помеху, и происходит процесс, аналогичный Описанному.

Если в какой-либо момент времени в очередной канал приходит импульс, 3 1265775 основного триггера 5 к первому из вторых элементу И 4.1 первого элемента ИСКЛЮЧАЧР1ЕЕ ИЛИ 14, управляемого дополнительным триггером 13. В исходном состоянии этот элемент инвен- Б тирует потенциал прямого выхода и --го триггера. Первые элементы И 2 заблокированы потенциалами прямых выходов основных триггеров 5, поэтому на первых выходах 3 сигналы отсутствуют.

До прихода импульса на первый вход блока 1 ввода импульсы, приходящие на остальные входы блока ) ввода, не изменяют состояние основных и вспомогательных триггеров. В то же »5 .время они проходят через второй элемент ИЛИ 7, вызывают изменение потенциала на выходе второго элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и соответственно на четвертом выходе 19 устройства, 20 тем самым информируя о наличии сбоя по входным шинам. Это, однако, не вы зывает появление сигнала Прерывание" на третьем выходе 18 устройства, так как третий элемент И 12 закрыт потея- 25 циалом с прямого выхода дополнительного триггера 13. B блоке 8 памяти происходит запись состояния входных шин по сигналу "Сбой". При приходе сигнала на первый вход блока 1 ввода 30 входной сигнал поступает на вход первого из вторых элемента И 4.1, с выхода которого он поступает на информационный вход первого из основных триггеров 5. Тот же сигнал,„прошедший через первый элемент ИЛИ 6, поступает на тактовые входы основных триггеров. Таким образом, происходит установка первого из основных триггера 5.1 в состояние "1".

Сигнал с прямого выхода этого триггера разрешает прохождение входного сигнала через первый элемент

И 2.1 на выход устройства и подготавливает к работе второй из вторых эле-41 мент И 4.2.

Потенциал с инверсного выхода первого из основных триггера 5.1, перейдя из состояния "1" к "0", блокирует дальнейшее прохождение сигнала через 50 первый из вторых элемент И 4.1.

В момент прохождения полезного сигнала на четвертом выходе .19 устройства не вырабатывается сигнал

"Сбой", так как на выходах второго элемента ИЛИ 7 и второго формирова- теля ll образуется одинаковый потенциале

1265775 устройство снимает сигналы "Сбой" и

"Прерывание" и продолжает процесс контроля. . Анализ сбоя можно провести, сравнивая информацию из блока 8 памяти . с состоянием блока 9 индикации, Формула и з о б р е т Е н и я

1. Устройство для контроля последовательности импульсов и фильтрации помех, содержащее блок ввода, N первых элементов И, выходы которых являются первыми выходами устройства, 15

N вторых элементов И, выход каждого из которых соединен с информационным входом соответствующего основного триггера, входы обнуления которых соединены, первый и второй элементы gp

ИЛИ, блок памяти, блок индикации, первый и второй формирователи, третий элемент И и дополнительный триггер, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ- 25 ных возможностей путем обеспечения возможности фильтрации помех и фиксации сбойной ситуации, в него введены первый и второй элементы ИСКЛИЧА10ЩЕЕ

ИЛИ, первый вход первого из которых соединен с инверсным выходом дополнительного триггера, вход обнуления которого соединен с входами обнуления основных триггеров и подключен к входу обнуления устройства, тактовый вход подключен к тактовым входам ос- . новных триггеров, соединен с выходом первого элемента ИЛИ и с входами первого и второго формирователей, прямой выход дополнительного триггера соединен с первым входом третьего элемента И, второй вход которого со, единен с выходом первого формирователя, а третий вход подключен к выходу второго элемента ИСКЛЮЧАЮЩЕЕ ИДИ и к управляющему входу блока памяти, информационные входы которого соединены с соответствующими входами блока ввода и с первыми входами соответствующих первых элементов И, вторые входы которых соединены с прямыми выходами соответствующих основных триггеров, инверсный выход каждого из которых подключен к первому входу соответствующего второго элемента И, второй вход каждого из которых соединен,с соответствующим входом блока ввода и с соответствующим входом второго элемента ИЛИ, выход которого соединен с первым входом второго элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которога подключен к выходу второго формирователя, третий вход первого из вторых элементов И соединен с выходом первого элемента ИСКЛИЧАИЩЕЕ ИЛИ, третий вход каждого последующего из вторых элементов И, кроме первого, соединен с прямыми выходами предыдущего основного триггера и с соответсующим входом блока индикации, выход первого элемента ИСКЛИЧАМЩЕЕ ИЛИ соединен с дополнительным входом блока индикации, выходы вторых элементов

И соединены с соответствующими входами первого элемента ИЛИ, причем выходы блока памяти являются вторыми выходами устройства, выход третьего элемента И является третьим выходом устройства, выход второго элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ является четвертым выходом устройства, а информационными входами устройства являются соответствующие входы блока ввода.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок ввода содержит N формирователей, входы и выходы каждого из которых соединены соответственно с соответствующими входами и выходами блока ввода.

1265775

ha Ьо8ные шины f7

Жг.2

Составитель П.Смирнов

Техред М.Ходанич Корректор М.Псико

Редактор И.Николайчук

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5666/47

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4