Устройство двухступенчатого аналого-цифрового преобразования

 

Изобретение относится к импульсной технике и предназначено для быстрого преобразования аналоговых электрических сигналов в цифровой двоичный код в измерительных приборах, системах связи, цифровом телевидении. Изобретение позволяет повысить быстродействие устройства, содержащего аналого-цифровой преобразователь 6, сумматор 7, цифроаналоговый преобразователь 11, первый блок 3 аналогового вычитания, коммутатор 8, за счет введения в него первого I и второго 2 блоков выборки и запоминания, второго блока 4 аналогового вычитания,аналогового переключателя 5, регистра 9 памяти, счетчика 10, элемента ИЛИ-НЕ 12, элемента ИЛИ 15, сдвоенного компаратора 13, источника 14 опорного напряжения, распределителя 16 импульсов, генератора 17 опорной частоты. 3 ил. с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (Я)4 НОЗМ 1 44

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСЛНИ ИЭОВРЕтЕНИЯ 1 Я (21) 3852003(24-24 (22) 24.01.85 (46) 23.10.86. Бюл. № 39 (71) Омский политехнический институт (72) E. С. Гlобережский, М. В. Зарубинский и С. А. Долин (53) 681.325(088.8) (56) Патент Франции № 2310036, кл, Н 03 К 13/02, 1978, Авторское свидетельство СССР № 809543, кл. Н 03 К 13/02, 1977. (54) УСТРОЙСТВО ДВУХСТУПЕНЧАТОГО АНАЛОГО-ь),ИФРОВОГО ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к импульсной технике и предназначено для быстрого преобразования аналоговых электрических сиг„„SU„1266003 А1 налов в цифровой двоичный код в измерительных приборах, системах связи, цифровом телевидении. Изобретение позволяет повысить быстродействие устройства, содержащего аналого-цифровой преобразователь

6, сумматор 7, цифроаналоговый преобразователь ll, первый блок 3 аналогового вычитания, коммутатор 8, за счет введения в него первого 1 и второго 2 блоков выборки и запоминания, второго блока 4 аналогового вычитания, аналогового переключателя 5, регистра 9 памяти, счетчика 10, элемента ИЛИ вЂ” HE 12, элемента ИЛИ 15, сдвоенного компаратора 13, источника 14 опорного напряжения, распределителя 16 импульсов, генератора 7 опорной частоты.

3 ил.!

266003

Изобретение отио HTcH к импульсной технике и предназначено для быстрого преобразования аналоговых электрических сигналов в цифровой двоичный код в измерительных приборах, системах связи и цифровом телевидении.

Цель изобретения --- повьцпение быстродействия устройства.

На фиг. l представлена структурная схема устройства двухступенчатого аналогоцифрового преобразования; на фиг.? — эпюры напряжейий в аналоговой части устройства; на фиг. 3 — диаграммы состояний цифровых элементов.

Устройство содержит первый l и второй

2 блоки выборки H запоминания, первый 3 и второй 4 блоки аналогового вы итанил, аналоговый переключатель 5, аналого-цифровой преобразователь 6 (ЛЦП), сумматор 7, коммутатор 8, регистр 9 памяти, счетчик 10, цифроаналоговый преобразователь !1 (ЦЛП) элемент ИЛИ вЂ” НЕ 12, сдвоенный компаратор l:3,,источник !4 опорного напряжения, элемент ИЛИ 15, распределитель 16 импульсон и генератор 17 опорной частоты.

Устройство работает следующим образом.

Б начале теку1цего цикла преобразования на четвертом выходе распределителя !6 импульсов появляется импульс записи и напряжение входного сигнала фиксируется первым блоком выборки и запоминания (фиг. 2а), с Выхода которого оно подается на второй и первый входы соответственно первого 3 и второго 4 блоков аналогового Вычитания. Одновременно на второй Вход Второг0 блока 4 аналогового вычитания поступает с выхода второго блока 2 . выборки и запоминания напряжение предыдущей выборки (фиг. 2б), которое передано

Во второй блок 2 выборки и запоминания из первого блока 1 выборки и запомиH3нил по сигналу с первого выхода распределителя 16 импульсов н предыдущем цикле преоб разования. На первый вход первого блока 3 аналогового вычитания подается ступенчатое пилообразное напряжение, формируемое счетчиком !О, на вход которог0 с частотой взятия 0Tcчетов поступают импульсы с четвертого выхода распределителя !6 импульсов, и 1(ЛП (фиг. 2в). Величина каждой ступени этого напряжения равна 2Еп, а длительность соответствует количеству циклон преобразования, В течение которых ие изменяется состояние старших разрядов счетчика О, подключенных к входу ЦАП 1!. При числе младших разрядов счетчика О, равном in, частота измеиенил состолиил его старших разрядов, а значит, и частота цифроаналогового преобразования, меHû!!c чаcTÎTû Взятия отсчe тон В n=2 раз. На выходе первого блока 3 аналогового вычитания образуется разность между напряжениями текупгей выборки и ступенчатым пилообразным, фиг. 2г), а на

f5

2Î

«0

4О

55 выходе второго блока 4 аналогового вычи тания -- разность между напряжениямл текущей и предыдущей выборок. Эти разностные напряжения поступают на входы. аналогового переключателя 5, уйравление которым осуществляется с помощью сдвоенного компгратора !3, элемента ИЛИ вЂ” HE

12 и элемента ИЛИ 15. На второй и третий входы сдвоенного компаратора 13 с источника 14 опорного напряжения подаются пороговые напряжения — Eo и +Ео.

Первый блок 3 аналогового вычитания, счетчик 10, ЦЛП 11, сдвоенный компаратор 13 и источник 14 -опорного напряжения образуют первую ступень устройства, двухступенчатого аналого-цифрового преобразования. С помощью первой ступени производится анализ уровня текущей выборки с крупным шагом 2Ео, равным полной шкале

АЦП 6, стоящего во второй ступени и обеспечивающего квантование с мелким шагом.

Если разность между напряжением текущей выборки и ступенчатым пилообразным, поступающая на первый вход сдвоенного компаратора 13 с выхода первого блока 3 аналогоного ньчитания, не превышает Ео по абсолютной величине (фиг. 2г, циклы 1 и 2), то сдвоенный компаратор 13 формирует логический «О», который подается на второй вход элемента ИЛИ 15 (фиг. За, циклы

1 и 2). Б противном случае на второй вход элемента ИЛИ 15 поступает логическая «1». На первьй вход элементг ИЛИ 15 с выхода элемента ИЛИ вЂ” HE 12 подается логическая «l » в тех циклах преобразования (фиг. 36), когда на выходах всех младших разрядов счетчика 10 появляются логические «О», что соответствует моменту переключения HAH 11 (на фиг. 2в участки ступенчатого пилообразного напряжения заштрихованы). Если в данном цикле выходное напряжение LIAH 11 не изменяется, то на первый Вход элемента ИЛИ 15 подается логический «О».

Таким образом, логический уровень на выходе элемента ИЛИ 15 зависит от результата анализа первой ступенью устройства напряжения текущей выборки и от того, происходит ли переключение ЦАП 11 в данном цикле преобразования. Этот логический уровень определяет режим работы второй ступени устройства, в которую входят аналоговый переключатель 5 и АЦП 6. Вторая ступень устройства выполняет точное аналого-цифровое преобразование с мелким шагом который для t-разрядного АЦП 6 равен

2Fo/2 .

При наличии логической «1» па выходе элемента ИЛИ 15 (фиг. 2д, 3в. циклы

1,3,4,5...) с входом АЦП 6 через аналоговый переключатель 5 соединяется ныход второго блока 4 аналогового вычитания, а коммутатор 8 находится в таком состоянии, когда выходы регистра 9 памяти подключены к вторым входам суМматора 7. На

1266003

55 вход параллельного АЦП 6 с выхода второго блока 4 аналогового вычитания поступает разность напряжений текущей и предыдущей выборок (фиг. 2е, циклы 1,3,4,5).

Устройство работает в таком режиме, когда происходит переключение ЦАП 11, или когда напряжение текущей выборки отличается от ступенчатого Пилообразного на величину, по абсолютному значению большую, чем Ео, АЦП 6 является биполярным, с рабочим диапазоном входных напряжений от — Ев до +Eo. Полученное после преобразования цифровое значение разности между текущей и предыдущей выборками с выхода АЦГ1 6 подается на первые входы сумматора 7 (фиг. Зг). На вторые входы сумматора 7 через коммутатор 8 поступает с выхода регистра 9 памяти цифровое значение предыдущей выборки (фиг. Зе, циклы 1,3,4,5).

В результате на выходе сумматора 7 образуется двоичный код текущей выборки, который в конце цикла преобразования записывается в регистр 9 памяти (фиг. Зж, циклы 1,3,4,5). Управление работой АЦП 6 и регистра 9 памяти осуществляется импульсами, поступаюгцими с второго и третьего выходов распределителя 16 импульсов соответственно. На этом заканчивается цикл преобразования текущей выборки.

Если в данном цикле преобразования не происходит переключения ЦАП 11 и напряжение текущей выборки отличается от ступенчатого пилообразного не более, чем на

Ео, то на выходе элемента ИЛИ !5 появляется логический «О» (фиг. 2д, Зв, цикл 2), и вторая ступень устройства переходит в режим квантования разности между напряжениями текущей выборки и ступенчатым пилообразным. При этом с входом АЦП 6 через аналоговый яереключатель 5 соединя ется выход первого блока 3 аналогового вычитания, а коммутатор 8 находится в та-ком состоянии, когда к вторым входам сумматора 7 подключены выходы старших разрядов счетчика 10, на которых сформировано цифровое значение ступенчатого пилообразного напряжения (фиг. Зд). Разность напряжения текущей выборки и ступенчатого пилообразного напряжения поступает с выхода первого блока 3 аналогового вычитания на вход АЦП 6 (фиг. 2е, цикл 2), на выходах которого после преобразования образуется цифровое значение этой разности, поступающее на первые входы сумматора 7 (фиг. Зг, цикл 2). На вторые входы сумматора 7 через коммутатор 8 подается с выходов старших разрядов счетчика 10 цифровое значение ступенчатого пилообразного напряжения (фиг. 3е, цикл 2). Полученный после сложения двоичный. код те-. кушей выборки вводится в регистр 9 памяти (фиг. Зж, цикл 2).

Данный режим работы устройства эквивалентен квантованию абсолютного значения текущей выборки, так как известно точно цифровое значение ступенчато о пилообраз- . ного напряжения. Очевидно, что в этом режиме устройство работает не реже однц>го раза за период ступенчатого пилообра:иного напряжения, а в остальных циклах аналого-цифровому преобразованию подвергаеся разность между двумя соседними выборками, т. е. производится относительное квантование с последующим восстановлением абсолютного значения выборки в цифровой

10 форме. Периодически повторяемое абсолютное квантование устраняет свойственное относительному квантованию накопление ошибок. Кроме того, в тех циклах преобразования, когда переключается ЦАП 1, устройство работает только в режиме относительного квантования, благодаря чему исключается влияние переходных процессов

ЦАП 11 на точность аналого-цифрового преобразования.

Частота цифроаналогового преобразования в предлагаемом устройстве в п=2" раз меньше частоты взятия выборок (и выбирается равным 4 — 8, соответственно т=2 — 3), и быстродействие цифроаналогового преобразователя не влияет на быстродействие всего устройства. Исключается и влияние переход25 ных процессов в цифроаналоговом преобразователе, так как с момента их возникновения до момента их окончания устройство работает в режиме отчосительного квантования, и выходное напряжение цифроаналогового преобразователя не участвует в формировании цифровых значений отсчетов сигнала. Благодаря тому, что для реальных источников сигнала соседние выборки достаточно сильно коррелированы, разность между ними в среднем значительно меньше их абсолютных значений. Так как в режиме относительного квантования требуемая разрядность АЦП 6 определяется разностью между двумя соседними выборками, он может иметь малое число разрядов беэ снижения точ ности аналого- цифрового

4р преобразований. В режиме абсолютного квантования требование к разрядности АЦП 6 не повышается, потому что в этом случае на вход АЦП 6 поступает напряжение, не превышающее по абсолютной величине порогового напряжения Ео, которое может быть

45 выбрано достаточно малым. Сокращение разрядности аналого-цифрового преобразователя 6 позволяет повысить его быстродействие.

Формула изобретения

Устройство двухступенчатого аналогоцифрового преобразования, содержащее аналого-цифровой преобразователь, выходы которого соединены с первыми информационными входами сумматора, цифроаналоговый преобразователь, выход которого соединен с первым входом первого блока аналогового вычитания, коммутатор, отличающее<я тем, что, с целью повышения быстродействия. в

l266003 него введены первый н второй блоки выборки н запоминания, второй блок аналогового вычитания, аналоговый переключатель, регистр памяти, счетчик, элемент ИЛИ вЂ” HE, элемент ИЛИ, сдвоенный компаратор, источник опорного напряжения, распределитель импульсов, генератор опорной частоты, выход первого блока выборки и запоминания подкл|очен к втброму и первому входам соответственно первого и второго блоков аналогового вычитания, а через. второй блок О выборки и запоминания — к второму входу второго блока аналогового вычитания, выходы первого- и второго блоков аналогового вычитания соединены с первым и вторым информационными входами аналогового переключателя, выход которого подключен к аналоговому входу аналого-цифрового преобразователя, при этом вторые информационные входы сумматора подключены к выходамм ком мутатора, а выходы соединены через регистр памяти с выходными шина. ми и первыми входами коммутатора, вторые входы которого объединены с входами цифроаналогового преобразователя и соедчнены с выходами старших разрядов счетчика, выходы младших разрядов которого подключены к входам элемента ИЛИ вЂ” HE, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом сдвоенного компаратора, первый вход которого подключен к выходу первого блока аналогового вычитания, а Второй и третий входы — к выходам источника опорного напряжения, выход элемента

ИЛИ соединен с управляюшими входами аналогового переклк чателя и коммутатора, а управляюшие входы второго, блока выборки и запоминания аналого-цифрового преобразователя и регистра памяти соединены соответственно с первым, вторым и третьим shlAoäàìè распределителя импульсов, вход которого соединен с выходом генератора опорной частоты, а четвертый выход соединен с входом счетчика и управляюшим входом первого блока выборки и запоминания, информационный вход которого является входной шиной.

1266003 к Составитель И. Романова

Редактор О. Головач Техред И. Верес Корректор М. Шароши

3aказ 5682 58 Тираж 816 Подпиское

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская иаб., д. 4/5

Филиал ППП Патент> г. Ужгород, ул. Проектная, 4