Преобразователь кода

 

Изобретение относится к вычислительной технике. Его применение в аппаратуре передачи данных позволяет повысить надежность функционирования. Преобразователь кода содержит два триггера, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента задержки. Введение элемента ИЛИ, третьего элемента задержки и пяти элементов И-НЕ обеспечивает синхронизацию преобразователя после первого перехода логических состояний входного сигнала в коде Манчестер. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5â 4 Н 03 М 5 12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(,СВИДЕТЕЛЬСТВУ

ОЪ

Cb

CO (Р

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3778578/24-24 (22) 10.08.84 (46) 23.10.86. Бюл. № 39 (72) И. В. Келтуяла, Л. И. Скворцов и В. М. Смирнов (53) 621.391(088.8) (56) International Journal of Electronics, 1980, ч. 49, № 2, р. 175 — 177.

Электроника, 1982, № 12, т. 55, с. 76 — 77.

„SU„„1266007 1 (54) ПРЕОБРАЗОВАТЕЛЬ КОДА (57) Изобретение относится к вычислительной технике. Его применение в аппаратуре передачи данных позволяет повысить надежность функционирования. Преобразователь кода содержит два триггера, два элемента ИСКЛЮЧАЮШЕЕ ИЛИ и два элемента задержки. Введение элемента ИЛИ, третьего элемента задержки и пяти элементов

И-НЕ обеспечивает синхронизацию преобразователя после первого перехода логических состояний входного сигнала в коде

Манчестер. 2 ил.

1266007

)О

col(>I; ×.I(. и:s(>(5>j>(; вни. (30

4С

Изобретение относится к вычпсл>ггельной технике и может быть использовано в lllпаратуре передачи данных.

Пель изобретения — — повышение надежности функционирования.

На фиг.1 приведена функциональная схема устройства; на фиг.2 — времсннь>с диаграммы работы преобразователя.

Преобразователь кода содержит Il(. ðâûé 1 и второй 2 элементы ИСК.г) ЮЧАIОЩЕЕ

ИЛИ, первый 3, второй 4 и третий 5 элементы задержки, элемент ИЛИ 6, первый 7 и второй 8 триггеры с первого по пятый элементы И-HE 9-13, вход 14, и также HH. формационный 15 и тактовый 16 выходы.

Преобразователь кода работает следующим образом.

Данные в коде Манчестер (фиг.2 а) поступают на вход 14 преобразователя, c,jf>èгаются на элементе 4 задержки на 1/4 тактового интервала (фиг.2 (7) и суммиру>отся по модулю два с входными данными на элементе ИСКЛЮЧАЮЩЕЕ И !И 2. Полученные импульсы (фиг.2 в) объединяются 3 элементе ИЛИ 6 со сдвинутых элез>снт(7»1 5 задержки на 1/2 тактового интервала (фиг.2 г). Полученные импульсы пос гупают на первый триггер 7, который р»бот»cT как делитель частоты Hd два. На. прямом или инверсном выходе TpHI I ера 7 формируются тактовые импульсы (фиг. 2 д, e) . Если в момент включения устройства Ilcf выходе элемента И-НЕ 9 имеется логическая «j», а 11» выходе элемента И-НЕ 0 логический

«О», то импульсы с прямого 1>ыхода трип ера 7 проходят на выход э fc»()IIT» И-НЕ 11 (фиг.2 (>), так как по первому входу этот элемент открыт. На выходе элс;fcffra И-НЕ 12 в это время присутствует логическая «1» (фиг2 и), так как по пер(>омх входу элемент И-НЕ !2 открыт.

В результате перемножения и инверсии сигналов с элементов И-НЕ 11 и 12 (фиг.2 3, и) на выхо jc элемспr;I И-НЕ 13 образу>отея тактовые импульсы (фиг.2 к).

Когда на >>ходе 14 прсооразователя последовательность логических «О» сменяется на логическуl0 << 1 >> и.lи 0 30()opoT, н 51 выход( элемента ИСКЛ ЮЧАIОШЕЕ ИЛИ 1 в результате суммирования по моду,110 j>33 I3):o;jных сигналов с сигналами, сдвинутыми элементом 3 задержки относительно входных на

1/2 тактового интервала, вырабатывается инвертированный импульс ширинои в 1, 2 тактового интервала (фиг.2 ж). ГIри попадании этого импульса ца входы элементов

И-НЕ 9 и 10 на их выход»х устапавливак>тся логические «!». ГIоэтому а входы элемента И-HE !3 через элементы И-HE. 11 и 12 проходят и тактовые импульсы vi инвертированные тактовые импульсы. В результате умножения и инверсии На выходе элемента И-НЕ 13 устанавливается логическая

«1» (фиг.2 к) . После окончания импульс» с элемеlгга ИСКЛIOЧАЮШEЕ И,)!И 7 н» выходах элементов И-НЕ 9 и 10 устанавливаются Iol ffifñofifенты, и Ilo»TO)f), первый импульс с Ifj>sff!010 или инверсного выхода триггера 7, 1 ройдя через элемент И-НЕ

1 или 2 соответственно, закрывает элемент И-НЕ 9 или 10 по третьему входу, устанавливая на его выходе уровень логической «1». В результате эле»esfò И-НЕ 10 или 9 соответственно открывается пo трегьему входу, и Н3 егс выходе присутствует уровень логического «О», который закрывает элемент И-НI.: 12 или 11 соответственно.

Поэтому ll» выход элемента И-НЕ !3 проходят тактовые импульсы с 1)of>ffev логической «1» в первой половине полутакта (фиг.2 к) . Эти импульсы идут 03 тактовый выход 16 и па вход синхронизации триггера

8. На информационный I>xo, триггера 8 посту)гак)т 13ходныс даппыс с входа 14 преобразо>затсля. С выходы триггера 8 на инфор".1ационный выход 15 преобразователя поступ»>ог данные в кодс без возвращения к нулю.

Таким образом, преобразователь кода н3чинает деко.:jHpof>affffe после первого измене(ия уровня в перс.l»заемом сигнале БВН. т. е. floe;Ic псpl301" 0 II(j)c:<033 .Iогич(. ских cocToÿIIèé вхо illñ>гÎ сиги»ла и кодс Манчс стер.

1!реобразов»тель ьо; », содержащий первый и втОрОи трипLpû, псрвый и второй

-)(Iå»IåíTû ИСКЛIОЧАЮШЕЕ И. IИ, первый и второй элементы задеj:H<êè, информационный вход 1>торого триггеры обьединен с первым входом ffej>13(71 o эдеме> та ИСК;1ЮЧАЮЩЕЕ

ИЛИ и входс>м lie j)13010 элемента задержки

И ПОДКЛЮЧСН 1. ВХОДУ Ifj)PO(7j)33013»TÅ151, ВХОД второго элсмсн.г» задержки об.ьсдинен с первым входом второго э.»ñ):åfv а ИСКЛЮЧАЮШЕЕ И:IИ, выходы первого и второго эле 1offTof3 задержки подклк)чены к вторым вхо;(»If сос> гвстсгвующих элементов ИСКЛЮ(IAIOHJFЕ ИЛИ, выход второго триггера яв„(яется ипформаllèoflíû»1 выходом преобразователяя, oтли ((иои(ай с» -ем, (то, с целью повышения надежности ф, fff(IIHQHI(pof33HHsf, в

1 его введены третий элемент задержки, элемент ИЛИ и пять:-леме>гсов И-НЕ, выход первого элемента ИС КЛ ЮЧАIОШЕЕ ИЛ И соединен с первыми входами первого и второго элементов И-НЕ, ьыходы которых соединены соответственно с первым н..одом третьего и вторым вхозом второго элементов

И-НЕ и с первым >зходом четвертого и вто;>ым входом Ifåðf>ofo элемента И-НЕ, входы первого и второго элементов задержки объеjIII3e»af, выход второ:o элемента ИСКЛIОг)АЮШЕЕ ИЛИ подключ ll к 1ервому входу и через третий элемент задержки к второму входу элемента ИЛИ, выход которого соединен с входом перв()го триггера, прямой и инверсный выходы ко-орого соединены с вторыми входами соотвезственно третьего и чет1266007

/ 1 / 0 Р

PHIZ. Я

Составитель О. Ревинский

Редактор О. Головач. Техред И. Верес Корректор И Мтска

Заказ 5682/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Рау шская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 вертого элементов И-НЕ, выходы которых подключены соответственно к первому входу пятого и третьему входу первого элементов И НЕ и к второму входу пятого и третьему входу второго элементов И-НЕ, выход пятого элемента И-НЕ соединен с входом синхронизации второго триггера и является тактовым выходом преобразователя.