Преобразователь двоичного кода в двоично-десятичный код угловых единиц

 

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении преобразователей для согласования системы программного управления с внешними устройствами, например с датчиком обратной связи, с шаговым приводом, с устройствами индикации и т.д., работающими в различных системах представления информации . Цель изобретения - повышение быстродействия, что достигается благодаря введению в преобразователь блока 1 хранения эквивалентов и допусков двух элемейтов И 3,9,двоичного реверсивного счетчика 14,двух элементов НЕ 21,22 и двух дешифраторов 12,13 с соответствующими функциональными S связями. Преобразователь обеспечива (Л ет преобразование положительных, отрицательных чисел и формирование уни -( тарного импульсного кода с ценой им в угловых единицах. 2 ил, пульсов 1 табл. KD О 05 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВЛИК (sO 4 Н 03 М 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

f6, 17

Уи2. 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3826649/24-24 (22) 17.12,84 (46) 23.10.86. Бюл. Р 39 (71) Научно-исследовательский физико-технический институт при Горьковском государственном университете им. Н.И. Лобачевского (72) Н.Н. Макаров (53) 691.325(088.8) (56) Авторское свидетельство СССР

Р 970354, кл. G 06 F 5/02, 1980.

Авторское свидетельство СССР

Р 1124282, кл. G 06 Р 5/02, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА ,В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД УГЛОВЫХ

ЕДИНИЦ (57) Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при

„„SU„„1266008 А 1 построении преобразователей для согласования системы программного управления с внешними устройствами, на-. пример с датчиком обратной связи, с шаговым приводом, с устройствами индикации и т.д., работающими в различных системах представления информации. Цель изобретения — повышение быстродействия, что достигается бла I годаря введению в преобразователь блока 1 хранения эквивалентов и допусков двух элементов И 3,9,двоичного реверсивного счетчика 14,двух элементов HE 21,22 и двух дешифраторов 12,13 с соответствующими функциональными связями. Преобразователь обеспечивает преобразование положительных, отрицательных чисел и формирование уни тарного импульсного кода с ценой им- ) пульсов в угловых единицах. 2 ил, 1 табл.

1266008!

40 руют код разности °

Изобретение относится к автоматике и цифровой нычислитель»ой технике и может быть использовано при построении преобразователей для согласования системы программного управления с внешними устройствами, например с датчиком обратной связи, с шаговым приводом, с устройствами индикации и Tадар работающими B различных системах представления информации.

Цель изобретения - повышение быстродействия, На фиг. l приведена структурная схема преобразователя, на фиг, 2 структурная схема сравнения, Преобразователь содержит (фиг ° 1) блок 1 хранения эквиналентон и допусков, выполненный на ПЗУ, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, сумматор 3, регистр 4, схему 5 сравнения,, элементы И 6-9, элемент ИЛИ 10, двоичный ренерсивный счетчик 11, дешифра" тор 12 и l3 двоична-десятичный реверсивный счетчик 14, информационные входы 15 преобразователя, тактовый вход 16 преобразова.теля, вход

17 сброса преобразователя, выходы 18 позиционного кода преобразователя, выходы 19 положительных чисел унитарного кода преобразователя, выходы

20 отрицательных чисел унитарного кода преобразователя, элементы НЕ 21 и 22 и вход 23 логической единицы.

Схема 5 сравнения содержит (фиг,2) группу элементов ИСКЛ10ЧАЮЦЕЕ ИЛИ 24, элемент НЕ 25, элемент ИЛИ 26, элемент 27 запрета, входы 28 текущей суммы, числовые входы 29, входы 30 эквивалента, входы 31 допуска, выход

"Меньше" .32, ньгход "Больше" 33, выход "Больше допуска" 34, выход Меньше допуска" 35 и сумматоры 36-38, Преобразователь работает следующим образом.

На вхоцы 15 преобразователя подается двоичный и-разрядный код преобразуемого числа в виде высоких и низких урон»ей напряжения . Йзменение входного кода должно происходить синхронно со срезом такттзвогo сигнала, либо при паузе тактового сигнала, присутствующего на входе 16. Тактовый сигнал представляет последовательность импульсов с периодом Т. В ПЗУ записываются двоичные и--разрядные коды констант с, -с,, ранных весам разрядов двоично-десятичного кода. При адресе ПЗУ l 000)»» перньгх выходах присутствует »у. евой код, а »а вторых код константы С, . При адресе ПЗУ

1001) на первых выходах присутствует код константы С, „ a »a вторых — С и т .д. При адресе $7,1 1) на первых выходах присутствует код константы

С,, а на вторых код, равный разности между допустимыми максимальными и минимальньгми значениями входного кода.

В таблице приведены значения записанных в ПЗУ 32-х разрядньгх кодов констант для преобразования 32 разрядного двоичного кода в двоичнодесятичный код градусов, минут, секунд. Старь и разряд кода констант имеет вес 360 С. Старший разряд входного кода является знаковым, а предо старший имеет вес 180, т.е. диапазон преобразуемых кодов +359 59 59 ". Регистр 4 выполняется на триггерах, срабатывающих по заднему фронту стробирующего импульса на синхровходе.

Сумматор 3 и регистр 4, замкнутые в кольцо, образуют накапливающий сумматор, Схема сравнения предназначена для сравнения кодов А и В без допусков и с допусками и выдает следующие сигналы: "Больше", если А, В, "Меньше если А В, "Больше допуска", если (A-В)>В, где D — верхняя граница допуска, поступающая в виде двоичного кода с ПЗУ, Меньше допуска", если (А-В) С, где С вЂ” нижняя граница допуска, поступающая в виде двоичного кода с ПЗУ. Сумматор 37 выполняет операцию вычитания кода разности из кода D, а сумматор 38 — кода разности из кода С. Если код разности отрицательный, "î он поступает на входы сумматоров 37 и 38 без изменений, а если положительный, то осуществляется его преобразование в дополнигельный отрицательный код, путем подачи единичного сигнала с элемента

НЕ 25 на вхоцы переносов сумматоров

37 и 38 и на вторые входы элементов

HCKlH0×AÞÙÅÅ ИЛИ 24, .которые инвертиПри (А-В) о D разность на выходе сумматора 3 7 отрицательная, а единичный старший знаковый разряд кода разности поступает на выход "Больше допуска". При 3(А-В)<С разность на выходе сумматора 38 положительная и отличная от нулевого значения, при этом на выходе элемента ИЛИ 26 уста—

1266008 навливается единичный сигнал, а в старшем разряде разности нулевой, которые формируют на выходе элемента

27 сигнал "Меньше допуска", Двоичный счетчик 11 (фиг.1) срабатывает 5 по заднему фронту счетного импульса.

Двоично-десятичный счетчик 14 состоит из декад и секстад с реверсивными входаья, а его структура определяется видом угловых единиц, двоично-десятичный код которых необходимо получить на выходе 18: код градусов, минут, секунд или код градусов, долей градусов, или код угла в тысячных делениях угломера или код угла15 в радианах и долях радиана. При этом в зависимости от выбранного способа представления отрицательных углов зависит структура счетчика.

В предлагаемом устройстве исполь- 20 зуется дополнительный код для представления отрицательных углов, наприо мер, код, равный -26, на счетчике представляется в виде кода 360 — 26=

334 25

После включения питания на вход 17 преобразователя подается сигнал

"Сброс", устанавливающий нулевые коды в счетчике 14 и регистре 4. Состо-ЗО яние счетчика 11 в момент включения питания может установиться произвольным, при этом из ПЗУ выбираются константы С, и С„,, где i — состояние счетчика 11. На схему 5 сравнения 45 поступают четыре двоичных кода:

А — на входы А,...А код А с выхода регистра 4, Ь вЂ” на входы В, ...В преобразуемый код В, 40

à — на входы С ...С„код константы С., 1 б

)) — на входы D,...Ý„êîä констанС1оА

В зависимости от соотношений ука- 45 занных кодов могут наблюдаться четыре режима работы преобразователя.

При первом режиме когда (А-В))С„1, на выходе "Больше допуска" схемы 5 сравнения устанавливается единичный 50 сигнал, запрещающий работу элементов

8 и 9 и разрешающий прохождение через элемент И 6 тактового импульса с входа 16 на вход T счетчика 11. Содержимое счетчика 11 увеличивается на 55 единицу, при этом на схему 5 сравнения поступают новые значения допусков, равные константам С „, С;+ .

При втором режиме когда (A-В) С,, на выяоде "Меньше допуска" схемы 5 сравнения устанавливается единичный сигнал, запрещающий работу элементов

И 8 и 9 и разрешающий прохождение через элемент И 7 тактового импульса с входа 16 на вход T счетчика 11. Содержимое счетчика 11 уменьшается на единицу, при этом на схему 5 сравнения поступают новые значения допусков, равные константам С. и С; . 1 — 1

При третьем режиме когда С /А-В/ Ñ, А < В, на выходе "Меньше" схемы 5 сравнения устанавливается единичный сигнал, разрешающий работу элементов И 8, а на остальных выходах — нулевые сигналы. Тактовый импульс через элемент И 8 и разрешенный i-й канал дешифратора 12 поступает на -й десятичный разряд счетчика 14, увеличивая содержимое дан- ного разряда на единицу. Кроме того, импульсный сигнал с выхода элемента

И 8 через элемент ИЛИ 10 подается на синхровход регистра 4, при этом к содержимому регистра 4 с помощью сумматора 3 прибавляется код константы, подаваемый с первых выходов ПЗУ через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2 на входы В,-В сумматора 3. В результа- те одного такта работы в рассматриваемом случае на схему 5 сравнения поступает новое увеличенное на С; значение кода А, а значения допусков остаются неизменными.

При четвертом режиме, когда С;с (А-В) С,, А В, на выходе "Больше" схемы 5 сравнения устанавливается единичный сигнал, разрешающий работу элементов И 9, а на остальных выходах — нулевые сигналы. Тактовый импульс через элемент И 9 и разрешенный i-й канал дешифратора 13 поступает Ba i-й десятичный разряд счетчика 14, уменьшая содержимое данного разряда на единицу.

Кроме того, импульсный сигнал с выхода элемента И 9 через элемент

ИЛИ 10 подается на синхровход регистра 4, при этом от содержимого регистра 4 с помощью сумматора 3 вычитается код константы С . Преобразование прямого кода константы в дополнительный осуществляется подачей единичного сигнала "Больше" со схемы 5 сравнения на вход переноса сумматора 3 и на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, которые ин12660

5 вертируют код константы С.. В результате одного такта работы в рассмотренном случае на схему 5 сравнения поступает уменьшенное на С значение кода А, а значения допусков остаются неизменными, Методом последовательнык итераций код А, содержащийся в регистре 4, приближается к преобразуемому коду

Ь, при этом на отдельных шагах пре- 1О образования могут встречаться все описанные четыре режима работы преобразователя. Когда разность (А-В) меньше веса младшего десятичного разряда, процесс преобразования :pe- 15 кращается, при этом счетчик 11 оказывается в состоянии (000) и .:отя через элементы И 8 или 9 проходят тактовые импульсы, они не изменяют с.остояний регистра 4 и счетчика 14, 20 так как к коду регистра 4 прибавляет". ся нулевой код (на первых выходах

ПЗУ при адресе (000) присутствует нулевой код), а нулевые выходные каналы дешифраторов 12 и 13 к счетчику 14 не 25 подключаются .

Таким образом, в установившемся режиме в регистре 4 находится код А, близкий к коду Р, а в счетчике 14 десятичный эквивалент кода 8 . В про- 3О цессе преобразования входного кода на выходы 19 или 20 устройства по каждому каналу поступает столько импульсов, сколько единиц в соответствующем десятич>пэм разряде преобра" эованного числа. Весь процесс преоб-, разования числа занимает у>ля рассмотренного конкретного преобразователя от 0 до 63 тактов, т,е. при Т==10 мкс время преобразования не превышает @ .630 мкс.

Если в установившемся режиме входной код начинает изменяться, нарушается соотношение (A-В) С, при этом

45 возникает третий или четвертьп1 режимы работы, при которых в счетчик

14 добавляются или отнимаются единицы, а к содержимому регистра 4 добавляются или отнимаются константы. Код

А начинает отслеживать код 8,, а со50 стояние счетчика 11 автоматически поддерживается таким, чтобы обеспечить прибавление или вычитание от кода A констант, близких по величине приращению кода Ь за один такт работы, Поскольку максимальное значение о константы С, равно 100 для рассмат08 риваемого примера, допустимая скорость изменения кеда Б на .вхоце усто ройства при Т=10 мкс ранна 10000000 т,е, несравнимо выше, чем в иэвестнык устройствах.

Точность предлагаемого преобразо- . вателя, как и известного определяется точностью задания констант, Преобразователь обеспечивает преобразование положительнь>х, отрицательных чисел и формирование унитарного имь пульсного кода с ценой импульсов в угловых единицах.

Формула и з о б р е т ения

Преобразователь двоичного кода в двоично-десятичный код угловых единиц, содержащий группу элементов

ИСКЛЮЧЙОЩЕЕ ИЛИ, сумматор, регистр, схему сравнения, два элемента И,элемент ИЛИ и двоично-десятичный реверсивный счетчик, выходы которого являются позиционными выходами преобразователя, информационные входы которого соединены с числовыми входами схемы сравнения, входы теКущей суммы которой соединены с выходами.регистра и входами первого слагаемого сумматора, входы второго слагаемого которого соединены с выходами элементов ИСКЛЮЧАЮЩЕЕ HJIH гр ппы, первые входы которых соединены с выходом

"Больше" схемы сравнения и входом переноса сумматора, вь>ходы которого соединены с информационными входами, регистра, синхровход которого соединен с выходом элемента ИЛИ, первый и второй входы которого соединены соответ— ственно с выходами первого и второго элементов И, первые входы которых соответственно соединены с выходами

"Меньше" и "Больше" схемы сравнения, а вторые входы первого и второго элег ментов И соединены с тактовым входом преобразователя, вход сброса которого соединен с входами "áðîñà регистра и двоично-десятичного реверсивного счетчика, о т л и ч а ю щ и йс я тем, что„ с целью повьппения бы-;, стродействия„ в него введены блок хранения эквивалентов и допусков, третий и четвертый элементы И, двоичный реверсивный счетчик, два элемента BE и два дешифратора„ а схема сравнения содержит три сумматора, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, элемент ИЛИ и элемент

66008

Название

Г хонстанты

Десятичный эхвивалент

Код на выходе ПЗУ

Адрес ПЗУ

Младшие разряды

r г константы

А А А, 0 О оооо оооо оооо оооо оооо оооо оооо оооо

ОООО ОООО ОООО ОООО ОООО О»О 0»»001 с, о о оооо оооо оооо оооо

ОООО О»О О»1 ЮО1 с, оооо оооо оооо

ОООО ОЮО ОООО 1О» Ю1О

ОООО О1ОО ОООО 1О» 1О1О с, ю"

О 1 О оооо оооо оооо сз оооо оооо оооо

ООО1

1ООО О1ОО О1О1 1 ЮО

ОООО ОООО ОООО ООО1 о

1ООО О1ОО О1О1 1ЮО

ОООО ОООО ОООО»» ОО1О 1О» 1ОО1»О1

ОООО ОООО ОООО»» ОО1О 10» 1ОО1»О1

1О с, ю о о

ОООО ОООО ОЮ1 1λ ОООО ОЮ1 1λ ОООО с о

1О» ÎÎÎÎ 010»0» ОООО оооо оооо

О1О1

ОООО 00» 1000 » 10 ОО» 1000 » 10 0001 ю

7 12 запрета, причем входы первого и второго слагаемого первого сумматора схемы сравнения являются соответственно входами текущей суммы и числовыми входами схемы сравнения, а выходы эталонов блока хранения эталонов и допусков соединены с вторы-. ми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и входами первого слагаемого второго сумматора схемы сравнения, выходы допусков блока хранения эквивалентов блока хранения эквивалентов и допусков соединены с входами первого слагаемого третьего сумматора схемы сравнения, выход старшего разряда второго сумматора, который соединен с первым входом третьего элемента И и через первый элемент

НЕ с третьими входами первого и второго элементов И, выходы которых соединены соответственно с синхровходами первого и второго дешифраторов, разрядные входы которых соединены с выходами двоичного реверсивного счетчика и входами блока хранения эквивалентов и допусков, выход элемента запрета схемы сравнения соединен с первым входом четвертого элемента И и через второй элемент НŠ— с четвертыми входами первого и второго элементов И, входы сложения и вычита,ния двоичного реверсивного счетчика соединены соответственно с выходами третьего и четвертого элементов И, йторые входы которых соединены с тактовым входом преобразователя, выходы положительных и отрицательных чисел унитарного кода которого соеди нены соответственно с выходами первого и второго дешифраторов и входами сложения и вычитания двоично-десятичного реверсивного счетчика, выходы младших разрядов первого сумматора

10 схемы сравнения соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы схемы сравнения, выходы которых соединены с входами младших разрядов слагаемых второго и третьего сумматоров, входы переносов которых ,соединены с выходом элемента НЕ схе мы сравнения, с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы схемы сравнения и выходом "Больше" схемы сравнения, выход "Меньше" которой соединен с выходом старшего разряда сумматора схемы сравнения и входом элемента НЕ схемы сравнения, выходы младших разрядов третьего сумматора

25 соединены с входами элемента ИЛИ схемы сравнения, выход которого соединен е входом элемента запрета, saпрещающий вхоп которого соединен с выходом старшего разряда третьего сумматора, входы старших разрядов второго слагаемого, второго и третьего сумматоров и вход переноса сумматора схемы сравнения соединены с вхо. — . дом логической "1".

1 266008

Продолжение таблицы

Адрес ПЗУ

1 сд иа выходе ПЗУ ятичязд! вивадевт ствиты

Старвпе разряды 1Ьадеие разряды

А Аз А, 1 1 0

0000 0011 1000 11 l0 0011 !000 1110 0011 с

0010 0011 1000 11 10 0011 1000 1110 0011 с

0010 0011 1000 1110 0011 1000 1110 0011

1 1 1 с

719 59 99 макс(А-В) 1111 11ll 1111 1111 1111 1111 11!1 1111

П р я м е ч а и и е. В первой строке дчя каждого адреса указав код иа пепвых выходах ПЗУз ив второй строке - код иа вторых выходах ПЗУ.

Составитель N. Аршавский

Редактор О. Головач Texpeu, N.Ìoðãeíòàë

Корр ект ор М. Д емчик

Заказ 5763 Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г, Ужгород, ул ° Проектная, 4