Устройство для сопряжения каналов ввода-вывода с оперативной памятью

 

Изобретение относится к вычислительной технике, в частности к устройствам, состоящим из некоторого числа каналов ввода-вывода и устройства управления, обслзгж.ивающего в режиме разделения времени эти каналы , причем каналы могут быть автономными либо встроенными. Устройство позволяет формировать код модификации для операций передачи данных. Оно также Лозволяет формировать маску записи в оперативную память для операций, требующих не только увеличений , но и для операций с уменьшением адреса данных. Цель изобретения - расширение функциональных возможностей за счет реализации формирования кода модификации для операций, требующих не только увеличения, но и уменьшения адреса данных. Устройство содержит коммутатор данных, коммутатор номера байта, блок формирования маски, коммутатор адреса, .i коммутатор кода операции, блок сумматоров по модулю два, коммутатор (Л перекомпоновки маски, блок приоритета запросов и блок формирования кода модификации. Указанная совокупность блоков позволяет достигнуть цели изобретения. 1 з.п. ф-лы, 5 ил. ю о:) 1 4 Ю

ССЮЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (111 (511 4 G 06 F 13/00 0,13 ьКМАИЮТИ .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3955169/24-24 (22) 16.09.85 (46) 30.10,86. Бюл. Р 40 (72) В,В.Карпейчик, Н.Б.Егорова, И.M.Çèëüáåðãåëüä, В.M.Ïðaíèí и A.Ã.Ðûìàð÷óê (53) 681,321(088.8) (56) Авторское свидетельство СССР

Ф 386395, кл. С 06 F 9/00, 1970.

Авторское свидетельство СССР

9 732870, кл, G 06 F 9/00, 1980. (54). УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ КАНАЛОВ ВВОДА-ВЫВОДА С ОПЕРАТИВНОЙ

ПАМЯТЬЮ (57) Изобретение относится к вычислительной технике, в частности к устройствам, состоящим из некоторого числа каналов ввода-вывода и устройства управления, обслуживающего в режиме разделения времени эти каналы, причем каналы могут быть авто— номными либо встроенными. Устройство позволяет формировать код модификации для операций передачи данных.

Оно также позволяет формировать маску записи в оперативную память для операций, требующих не только увеличения, но и для операций с уменьшением адреса данных. Цель изобретения — расширение функциональных возможностей за счет реализации формирования кода модификации для операций, требующих не только увеличения, но и уменьшения адреса. данных. Устройство содержит коммутатор данных, коммутатор номера байта, блок формирования маски, коммутатор адреса, коммутатор кода операции, блок сумматоров по модулю два, коммутатор перекомпоновки маски, блок приоритета запросов и блок формирования кода модификации. Укаэанная совокупность блоков позволяет достигнуть цели изобретения. 1 з.п. ф-лы, 5 ил.

1 12

Изобретение относится к вычислительной технике, н частности к устройствам, состоящим из некоторого числа каналов ввода-вывода и устройства управления, обслуживающего в режиме разделения времени эти каналы, причем каналы могут быть автономными, либо встроенными.

Цель изобретения — расширение функциональных возможностей за счет реализации формирования кода модификации для операций, требующих не только увеличения, но и уменьшения

- адреса данных.

На фиг, 1 приведена структурная схема предлагаемого устройства сопряжения каналов ввода-вывода с оперативной памятью; на фиг. 2 — функци— ональная схема блока формирования кода модификации; на фиг. 3 — функциональная схема блока формирования маски; на фиг. 4 — структурная схема коммутатора перекомпоновки разрядов, на фиг, 5 — структурная схема блока сумматоров по модулю два.

Устройство сопряжения каналов ввода-вывода с оперативной памятью (фиг. 1) содержит коммутатор 1 данных, коммутатор 2 номера банта.,блок

3 приоритета запросов, блок 4 формирования маски, коммутатор 5 адреса, коммутатор 6 кода операции, блок 7 сумматоров по модулю дна, коммутатор 8 перекомпононки маски, блок 9 формирования кода модификации °

На фиг, l канал 10 обозначен, содержащий регистр 11 данных, счетчик 12 байтов, блок 13 выдачи запросон, регистр 14 адреса данных, регистр 15 кода операции, На фиг. E обозначены входы 16, 17 данных и номера байта соответственно, вход

l8 запросов, вход 19 адреса, вход

20 кода операции, выход 21 данных, выход 22 запроса, адресный выход 23, выход 24 маски, выход 25 кода модификации.

Блок 9 формирования кода моцификации (фиг. 2) содержит первый .26 и второй 27 дешифраторы, шифратор

28 приоритета, элементы ИЛИ 29-35, элемент И 36.

Блок 4 формирования маски (фиг.3) содержит дешифратор 37, мультиплексоры 38-45 разрядов маски, элементы

HJIH 46-51.

Коммутатор 8 перекомпоновки маски (фиг. 4) содержит коммутатор 52.

67427

5

Елок 7 сумматоров по модулю дна (фиг. 5) содержит группу сумматоров

53 по модулю дна, На фиг, 2-5 обозначены связи 5457 от коммутатора 2 к блоку 9 формирования кода модификации, связи 5861 блока 9 формирования кода модификации, связи 62-67 дешифратора 37, связи 68-75 блока 4 формирования маски, связи 76-78 от коммутатора

5 адреса к блоку 7 сумматоров по модулю дна, связи 79-81 от блока 7 к блоку 4 формирования маски и блоку

9 формирования кода модификации.

Коммутатор 1 данных предназначен для передачи данных из регистра l! выбранного канала на выход 21 данных устройстна.

Коммутатор 2 предназначен для передачи значения младших разрядов из счетчика 12 байтов выбранного канала н блок 4 формирования маски и блок

5 формирования кода модификации.

Блок 3 приоритета запросов служит для того, чтобы по запросам,поступившим от блоков 13 выдачи запросон на передачу данных каналов ввода-вывода, определить номер наиболее приоритетно-. о канала, требующего обмена данными с оперативной памятью (ОП ). Этот номер используется для управления коммутаторами

2, 5, 6. Блок 3 также выдает запрос на обмен данными с ОП на выход

22 запроса устройства.

Блок 4 формирования маски предназ-. начен для получения маски записи в

ОП по младшим разрядам адреса данных и младшим разрядам из счетчика

12 байтов для операций "Чтение" и

"Обратное чтение",, выполняемых кана— лами ввода-вывода„

Коммутатор 5 адреса предназначен для выдачи на выход 23 в ОП адреса данных, поступающего из регистра 14 адреса выбранного канала.

Младшие разряды адреса данных с коммутатора 5 используются для формирования маски и кода модификации в блоках 4 и 9 соответственно.

Одноразрядный коммутатор 6 кода операции предназначен для передачи разряда кода операции из регистра

15 кода операции канала на соответствующие входы блока 7 сумматоров по модулю дна и коммутатора 8 перекомпоновки. Разряд кода операции определяет операцию, выполняемую ка1267427 4

5 !

О!

25

35

45

S5 налЬм, следующим образом: Π— операция "Чтение" или "Запись", 1 — операция "Обратное чтение".

Коммутаторы 1, 2, 5, 6 выполнены на мультиплексорах, на адресные входы которых поступает номер выбранного канала от блока 3 приоритета запросов. Этот номер задает передачу через мультиплексор на выход его информации от нужного канала.

Блок 7 сумматоров по модулю два служит для получения инвертированных младших разрядов адреса данных для операции "Обратное чтение",выполняемой каналом, и передачи1 без инвертирования через блок младших разрядов адреса данных в случае операции 1Чтение" или операции Запись"

Устройство работает следующим об. разом.

Перед началом выполнения опера— ции, требующей обмена данными, производится загрузка в канал 10 управляющей информации, необходимой для обмена. В каналах 3ВМ единой системы (ЕС) такая информация хранится в командном слове канала (КСК) в котором задаются код команды, которую должно выполнять периферийное устройство (ПФУ), начальный адрес байта оперативной памяти (ОП) с которого должен начаться обмен, начальное значение счетчика того количества байтов данных, которое передается под управлением текущего КСК.

Код команды из КСК при этом задает каналу выполнение одной из следующих трех операций передачи данных: "Запись" — операция вывода данных из ОП в ПФУ, при которой адрес байта данных в ходе операции увеличивается, а значение счетчика данных уменьшается на количество передаваемых байтов (код модификации); "Чтение" — операция ввода данных из ПФУ в ОП, при которой адрес данных увеличивается, а значение счетчика данных уменьшается в ходе операции на величину кода модификации, "Обратное чтение" — операция ввода данных из ПФУ в ОП, при которой адрес данньж и значение счетчика данных в ходе операции уменьшаются на код модификации. При начальной нагрузке информации иэ КСК в канал 10 код операции передачи данных, выполняемон каналом, помещается в регистр 15 кода операции, начальный адрес данныхв регистр 14 адреса данных, начальное значение счетчика данных — в счетчик 12 байтов.

Одновременно с занесением адреса данных в регистр 14 адреса данных, младшие разряды адреса данных, указывающие номер байта в слове заносятся в счетчик номера байта (не показан). Количество таких разрядов определяется длиной слова ОП, и при

8-байтовом слове ОП количество этих разрядов равно трем.

Затем начинается передача данных.

В операции "Чтение" данные из ПФУ последовательно байт ва байтом принимаются в канал и непосредственно с ним интерфейса, либо через буфер данных в канале передаются в регистр

11 данных. Размещаются данные в регистре 11 под управлением счетчика номера байта, содержимое которого после принятия байта даннъ|х увеличивается на единицу, подготавливая прием следующего байта, Регистр ll имеет размер слова обмена с ОП ° После заполнения последнего байта регистра ll либо приема последнего байта массива блоком 13 выдачи зацросов вырабатывается запрос на обращение к ОП. Сигнал запроса поступает с входа 18 устройства в блок

3 приоритета запросов на передачу данных, Елок 3 формирует сигнал запроса на обмен, поступающий на выход 22 устройства. По этому сигналу

ОП подготавливается к обмену данными, а в случае встроенных каналов по нему к обмену данными готовится и процессор. Блоком 3 также вырабатывается адрес наиболее приоритетного канала, затребовавшего передачу данных. Этот адрес поступает на управляющие входы коммутаторов 1, 2, 5, 6. На выходы коммутаторов передается информация от выбранного канала.

Через коммутатор данных на выход

21 устройства в ОП выдается слово данных из регистра 11. Через коммутатор 5 адреса на выход 23 устройства в ОП выдается из регистра 14 адреса адрес слова, по которому должны быть записаны данные. Три младших разряда адреса данных подаются на соответствующий вход блока сумматоров по модулю два.

Через одноразрядный коммутатор 6 кода операции на соответствующие входы блока 7 и коммутатора 8 перекомпоновки подается потенциал,,форми1267427

5 !

О!

25

S руемый по содержимому регистра 15 кода операции. При этом 0 означает, что выполняется операция Чтение" или "Запись", 1 — операция "Обратное чтение, Для операции "Чтение", поступая в блоке 7 на входы сумматоров по модулю два, нулевой уровень задает передачу младших разрядов адреса посредством снязей 7678 на вход блока 4 формирования маски и вход 9 блока формирования кода модификации (связи 79-81) без инвер тирования. Поступая в блоке 8 на управляющий вход коммутатора 52, нулевой уровень задает передачу маски, сформированной блоком 4 на выход

24 маски устройства без перекомпоновки. (Старший разряд маски, полученный от блока 4 связью 75, передается в качестве разряда (О) маски, младший разряд маски, полученный связью 68, передается н качестве разряда (7) маски).

Через коммутатор 2 на входы блоков 4 и 9 по связям 54-57 поступают четыре разряда, отображающие значение счетчика 12 байтов. На свя.зи

54-56 выдаются младшие разряды счетчика данных (по связи 54 выдается самый младший разряд счета). На связь 57 выдается О в том случае, если все остальные старшие разряды счета данных нулевые, и выдается 1, если в разрядах счета данных, исключая три младших бита, имеется хотя бы один бит, установленный в 1., Единичный сигнал на связи 57 означает, что значение счета данных в канале не меньше, чем 8 (комбинация 1000).

Данные, записываемые в ОП, сопровождаются маской, задающей те байты в слове данных, которые должны замещать соответствующие байты слова, прочитанного из ОП. Разрядность маски определяется количеством байтов в слове и для рассматриваемого примера реализации устроиства равна 8.

Маска записи в ОП вырабатывается блоком 4 формирования маски пс значению младших разрядов адреса данных, полученному по связям 79-81 от блока 7 и значению разрядов счета данных, полученному по связям 54-57 от четырехразрядного коммутатора 2.

Маска образуется на выходах мультиплексоров 38-45 маски, е

С мультиплексора 38 на снязь 68 выдается младший разряд маски (разряд 7) С мультиплексора 45 на связь

75 выдается старший разряд маски (разряд О).

Младшие разряды адреса данных посредством связей 79-81 подаются на адресные входы мультиплексоров

38-45 (по связи 79 поступает младший из разрядов, по связи 81 — стар-. ший из разрядов) . При этом разрешается передача информации с входов, выбираемых подаваемой адресной комбинацией, на выходы мультиплексоров.

Так, при комбинации Îll, поданаемой на адресные входы А4, А2, Al мультиплексоров, на выходы мультиплексоров 38-45 будет передана информация с входов Д . На выходах мультиплексоров, соответствующих разрядам с номерами, меньшими, чем восьмеричное число 1, определяемое комбинацией, подаваемой на адресные входы А4.

А2, Al, формируются нули за счет того, что на выбранные входы этих мультиплексоров подается уровень "О"..

На выходе мультиплексора разряда с номером формируется 1, так как на выбранный вход этого мультиплексора

30 подается уровень "1". Единица в этом разряде маски обусловлена тем, что счет данных до передачи данных не может быть нулевым.

На выходах мультиплексоров, соответствующих разрядам с номерами большими, чем i формируются значения, обусловленные счетом данных.

Младшие разряды счета данных в (восьмеричное число j) дешифрируется н блоке 4 формирования маски дешифратором 37. Сигналы с выходов дешифратора 37, соответствующие счету данных от 2 до ?, поступают на элементы

ИЛИ 46-51, На эти же элементы подается сигнал со связи 57, соответствующий счету данных, большему, чем

7. Уровень единицы появляется на выходах: элемента ИЛИ 51 при счете данных больше 1, элемента ИЛИ 50 при счете больше 2, элемента ИЛИ 49 при счете больше 3 элемента ИЛИ 48 при счете больше 4, элемента ИЛИ 47 при счете больше 5, элемента ИЛИ 46 при счете больше 6. При счете данных, большем, чем 7, уровни единицы по-. являются на выходах всех шести элементов ИЛИ 46-51, а также на входе

ДО мультиплексора 38 благодаря наличию сигнала на связи 57. На выбран267427 8

7 1 ные входы мультиплексоров, соответствующих разрядам с номерами, большими, чем 1, подаются в порядке возрастания номеров разрядов сигналы с выходов элементов ИЛИ 51, 50 и

1 т.д. соответственно, В случае, если j меньше, чем количество разрядов с номерами, большими, чем i, то на выходах j разрядов маски, начиная с разряда с номером i появляются единицы. Когда больше или равно количеству разрядов с номерами большими i единицы появляются на выходах мультиплексоров всех этих разрядов маски. Маска, полученная в блоке 4, передается на выход 24 устройства без перекомпоновки разрядов.

Одновременно с получением маски блоком 9 формирования кода модификации по значению младших разрядов адреса данных, полученному от блока 7, и значению разрядов счета данных, полученному от коммутатора

2, вырабатывается код модификации.

Код модификации выдается из блока

9 на выход 25 устройства и используется для модификации адреса данных и счета байтов. Эта модификация для встроенных каналов обычно выполняется в процессоре, для автономных каналов может выполняться в каналах.

В блоке 9 младшие разряды адреса данных со связей 79-81 подаются на информационные входы дешифратора 26, младшие разряды счета со связей 5456 подаются на информационные входы дешифратора 27, Управление дешифратором 27 производят разряд счета, поступающий по связи 57. При счете, большем или равном 8, сигнал со связи 57 блокирует дешифратор 27 и код модификации формируется по младшим разрядам адреса данных (по сигналу с выхода дешифратора 26). При комбинации 111 на связях 81-79 возбуждается выход Д, дешифратора 26,единичный уровень подается через элемент ИЛИ 29 на вход Д, шифратора 28.

На связях 61-58 формируется код

0001 модификации. Подобным образом при подаче на связи 81-79 комбинации

110 на выходах .элемента И 36 и шифратора 28 (связи 61-58) формируется код 0010, при комбинации 101 — код

0011, при комбинации 100 - код 0100,, при комбинации 011 — код 0101, при комбинации 010 — код 0110, при ком5

Ф

50 бинации 001 — код 01) I при комгинации 000 возбуждается выход Д, дешифратора 26 и формируется код модификации 1000.

При счете, меньшем, чем 8 (сигнал на связи 58 нулевой), адресе данных, находящемся на границе слова (комбинация 000 на связях 81-79), код модификации формируется по разрядам счета данных (по сигналу возбужденного выхода дешифратора 27 счета). Комбинация 001 на связях 5654 вызывает возбуждение выхода Д, дешифратора 27 и подачу:единичного сигнала через элемент ИЛИ 29 на вход

Д, шифратора 28, На связях 69, 60, 59, 58 формируется код 0001 модификации, Подобным образом при подаче на связи 57-54 комбинации 0010 на выходах элемента И 36 и шифратора

28 (связи 61-58 формируется код

0010 при комбинации 0011, — код

0011, при комбинации 0100 — код

0100, при комбинации 0101. — код 0101, при комбинации 0110 — код 0110, при комбинации 0111 возбуждается выход

Д1 дешифратора 27 и формируется код

0111 модификации.

При счете, меньшем, чем 8, и адресе данных не на границе слова на элементы ИЛИ 29-35 подан единичный сигнал с одного из выходов дешифратора 26 адреса и единичный сигнал с одного из выходов дешифратора 27.

Эти единичные сигналы соответствуют получению кода модификации соответственно по адресу данных или номеру байта, Единичные сигналы при этом могут быть поданы на два входа шифратора

28. Так как шифратор 28 формирует код для более приоритетного входа, то на связях 58-60 появляется меньший из возможных двух кодов (кода, получаемого по адресу данных, и кода, получаемого по счету данных).

Код модификации со связей 58-61 выдается на выход 25 устройства.

После записи слова в ОП адрес данных увеличивается на величину кода модификации, а промодифицированное значение адреса данных помещается в регистр 14 адреса данных.

На величину кода модификации также уменьшается значение счета данных, по которому формируется новое значение счетчика 12 байтов.

9 12674

В регистре ll данных, начиная с нулевого байта, формируется очередСЛОВО, Обращение к памяти и связанные с ним действия повторяются после на5 копления в регистре ll данных каждого очередного слова, Если массив оканчивается не на границе слова, последнее слово неполное, и ссответствующая этому слов маска содержит нули в одном или нескольких младших разрядах.

В операции Запись, когда необходимо прочитать из ОП слово данных, блок 13 вырабатывает сигнал запроса на обращение к ОП, поступающий с входа 18 устройства в блок 3 приоритета запросов.

Блоки устройства при операции

ЛЗапись" работают точно также, как и при операции Чтение".

Маска, выдаваемая устройством на выход 24, при чтении из ОП не используется. Код модификации, формируемый устройством на выходе 25, как и для "Чтения" служит для модификации адреса данных и счета данных.

Данные, принятые в канал 10 из

ОП, последовательно байт за байтом выдаются в ПФУ непосредственно из регистра 11 данных либо через буфер данных в канале.

Выдача данных в ПФУ может осуществляться под управлением счетчика номера байта (не показан), указывающего номер того байта в слове, который нужно . выдать. После каждой выдачи байта в ПФУ содержимое счетчика номера байта увеличивается на единицу подготавливая выдачу сле1

40 дующего байта.

Когда регистр 11 данных свободен, а значение счетчика 12 байтов не нулевое, блоком 13 выдачи запросов на передачу данных вырабатывает45 ся следующий запрос на обращение к ОП.

В случае операции "Обратное чтение отличие работы устройства от его работы при операции "Чтение" заключается в инвертировании млад50 ших разрядов адреса данных до их подачи в блоки 4 и 9 и перекомпоновке разрядов сформированной блоком

4 маски на коммутаторе 8 перекомпоновки. Эти действия позволяют для операции "Обратное чтение", требующей уменьшения адреса данных, формировать маску в блоке 4 и код мо27 lO дификации в блоке 9, точно таким же образом, как и для операции "Чтение", При этом н блоке 7 уровень единицы, поступающий От коммутатора б кода операции на входы сумматоров

53 по модулю два, задает инвертирование младших разрядов адреса (связи 76-78). Проинвертированный адрес из блока 7 по свя..- ям 79-81 поступает в блок 4 формирования маски и блок 9 формирования кода модификапии.

Разряды маски, полученной в блоке 4 по принципу, изложенному для операции Чтение", подаются на вход коммутатора 8 перекомпоновки. Уровень единицы, поступающей на. управляющий вход коммутатора 52, задает перекомпоновку разрядов маски до ее выдачи на выход 24 маски устройства. Младший разряд маски от блока 4 со связи 68 передается через коммутатор 52 в качестве старшего разряда (0) маски. Разряды маски со связей 69-74 передаются через коммутатор 52 в качестве соответственно разрядов (1-6) маски, Старший разряд маски от блока 4 со связи 75 передается через коммутатор 52 в качестве младшего разряда маски.

Одновременно с маской по проинвертированным младшим разрядам адреса в блоке 9 формирования кода модификации получается код модификации, выдаваемый на выход 25 устройства.

Код модификации при этом получается по тому же принципу, что и для операции "Чтение".

Формула изобретения

1. Устройство для сопряжения каналов ввода-вывода с оперативной памятью, содержащее коммутатор данных, коммутатор номера байта и блок формирования маски, причем информационные входы коммутатора данных и коммутатора номера байта подключены соответственно к входу данных и выходу номера байта устройства, выход коммутатора данных подключен к выходу данных устройства, выход коммутатора номера байта подключен к первому входу блока формирования маски, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных . возможностей эа счет реализации формирования кода модификации для операций, требующих не только увеличения, но и уменьшения адреса данных, 12674

ll в мего введены коммутатор адреса, коммутатор кода операции, блок сумматоров по модулю два, коммутатор перекомпоновки маски, блок приоритета запросов и блок формировачия кода

6 модификации, причем информационные входы коммутатора адреса, коммутатора кода операции и блока приоритета запросов подключены соответственно к входу адреса, входу кода операции и входу запросов устройства, выход коммутатора адреса соединен с первым входом блока сумматоров по модулю два и подключен к адресному выходу устройства, выход коммутатора кода операции подключен к второму входу блока сумматоров по модулю два и к управляющему входу коммутатора перекомпоновки маски, выход которого подключен к выходу маски устройства, ин-,20 формационный вход коммутатора перекомпановки маски соединен с выходом блока формирования маски, второй вход которого соединен с выходом блока сумматоров по модулю два и с первым

25 входом блока формирования кода модификации, второй вход которого соединен с выходом коммутатора номера байта, выход блока формирования кода модификации подключен к выходу кода

30 модификации устройства, выход номера наиболее приоритетного запроса блока приоритета запросов соединен с управляющими входами коммутатора.адреса, коммутатора кода операции, ком35

27 12 мутатора номера байта и коммутатора данных, выход запроса блока приоритета запросов подключен к выходу запроса устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я .тем,что, блок формирования кода модификации содержит два дешифратора, элемент И, семь элементов ИЛИ и шифратор приорите та, причем вход первого дешифратора поразрядно подключен к первому входу блока, первый разряд второго входа блока подключен к первому входу элемента И, второй вход которого соединен с первым выходом первого дешифратора, остальные разряды второго входа блока соединены с соответствующими разрядами информационного входа и стробирующим входом второго дешифратора, с первого по седьмой выходы которого соединены соответственно с первыми входами с первого по седьмой элементов ИЛИ, вторые входы которых соединены соответственно с второго по восьмой выходами первого дешифратора, выход элемента И соединен с первым входом шифратора приоритета и подключен к . первому разряду выхода блока, остальные разряды выхода блока подключены к соответствующим разрядам выхода шифратора приоритета, с второго по восьмой входы которого соединены с выходами соответственно с пер- . вого по седьмой элементов ИЛИ.

1267427

1267427

12б7427

-+ К4,Р

0mb

1 Составитель Ю.Ланцов

Редактор Н,Слободяник Техред А.Кравчук Корректор В,Вутяга

Заказ 5777/48

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., p,. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4