Устройство микропрограммного управления

 

Изобретение относится к вычислительной технике и может быть использовано в устройстве управления ЭВМ. Целью изобретения является повышение достоверности функционирования устройства. Устройство содержит блок :хранения кода операции, блок формирования адреса микрокоманды, блок памяти микрокоманд, ключ, три элемента задержки, сдвигатель кода микропрограммы , регистр микрокоманд, два коммутатора, дешифратор кода микрокоманд , схему сравнения, блок определения ошибки и блок восстановления. Поставленная цель достигается путем повторного выполнения команды в случае нарушения порядка следования микрокоманд при первом выполнении команды . 2 з.п. ф-лы, 4 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВЛИК (51)4 С 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОВСКОМ,К СВИДЕТЕЛЬСТВУ

Целью изобретения является повьппение достоверности функционирования устройства. Устройство содержит блок .хранения кода операции, блок формирования адреса микрокоманды, блок памяти микрскоманд, ключ, три элемента задержки, сдвигатель кода микропрограммы, регистр микрокоманд, два коммутатора, дешифратор кода микрокоманд, схему сравнения, блок определения ошибки и блок восстановления.

Поставленная цель достигается путем повторного выполнения команды в случае нарушения порядка следования микрокоманд при первом выполнении команды, 2 з ° и. ф-лы, 4 ил.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3805881/24-24 (22) 26. 10, 84 (46) 23, 10.86. Бюл. й- 39 (72) P.Ï.Ñûï÷åíêî, В.Б.Никитин, Ю.В.Диденко и В.Д.Зарипов (53) 681.32(088.8) (56) Авторское свидетельство СССР

У 556439, кл. G 06 F 9/22, 1976.

Авторское свидетельство СССР

Ф 1068939, кл. G 06 F 9/22, 1982.

-(54) УСТРОЙСТВО МИКРОПРОГРАММНОГО

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в устройстве управления ЭВМ.

ÄÄSUÄÄ 1265770 А 1

12657

Изобретение относится к вычислительной технике и, в частности, может быть использовано для повышения надежности работы устройства управJIPHHH ЭВМ. 5

Целью изобретения является повышение достоверности функционирования устройства за счет восстановления правильности порядка следования микрокоманд в микропрограмме при сбоях. 1О

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 структурная схема блока хранения кода операции; на фиг. 3 — схема блока определения ошибки; на фиг. 4 — схема <5 блока восстановления °

Устройство (фиг.. 1) содержит блок

1 хранения кода операции, блок 2 формирования адреса микрокоманды, блок 3 памяти микрокоманд, ключ 4, 20 элемент 5 задержки, регистр 6 микрокоманд, элемент 7 задержки, второй коммутатор 8, дешифратор 9 кода микрокоманд, сдвигатель 10 кода микропрограммы, схему 11 сравнения, эле- 25 мент 12 задержки, блок 13 определения ошибки, блок 14 восстановления и первый коммутатор 15.

Блок 1 хранения кода операции (фиг. 2) содержит две группы элемен- 30 тов И 16 и 17, группу элементов ИЛИ .

18, группу триггеров 19, три элемента

И 20-22 и элемент ИЛИ 23.

Блок 13 определения ошибки (фиг.Э) содержит группу триггеров 24, счетчик 25, дешифратор 26, группу элементов И 27 и элемент ИЛИ 28.

Блок 14 восстановления (фиг. 4) содержит элемент ИЛИ 29, три элемента И 30-32 и три триггера 33-35, 40

Входные сигналы блока I хранения кода операции (фиг. 2): A(0) -A(3) код операции команды, "Блокировка" сигнал поступает из блока 14 восстановления при возникновении ошибки порядка следования микрокоманд, запрещает прием кода операции в устройство и подключает выход блока 1 либо по входу блока 1, либо к прямым выходам триггеров 19; "Запуск" — сигнал разрешения приема кода операции в устройство; "Сб" — сигнал сброса, означающий окончание микропрограммы, поступает из блока 3, сбрасывает триггеры 19 при отсутствии сигнала

"Блокировка".

Выходные сигналы блока 1: АК(0)—

АК(3) — адрес первой микрокоманды

7О 2 микропрограммы (код операции команды), Входные сигналы блока 13 определения ошибки (фиг. 3): ОП(1)-ОП(4) информационные сигналы, которые выдаются из схемы 11; "+1" — сигнал подсчета номера микрокоманды в микропрограмме, поступает из блока Э через третий элемент задержки (не показан); "Сб", — сигнал сброса счетчика 25 и группы триггеров 24, означающий окончание микропрограммы и поступающий из блока 3.

Выходной сигнал блока 13: "Ошибка — сигнал, единичный уровень которого указывает на наличие ошибки порядка следования микрокоманд.

Входные сигналы блока 14 восстановления (фиг. 4): "Ошибка" — сигнал, указывающий на наличие ошибки порядка следования микрокоманд и поступающий из блока 13; "Сб." " сигнал сброса триггеров 33 и 34, который выдается в случае отсутствия ошиб ки при повторном выполнении команды и поступает из блока 3.

Выходные сигналы блока 14: "3aпрет" — сигнал ошибки порядка следования микрокоманд, который выдается в коммутатор 15; "Блокировка" — сигнал блокировки входа устройства микропрограммного управления и устройства модификации адреса следующей команды, "Сбой" — сигнал отказа устройства из-за нарушения порядка следования микрокоманд в микропрограмме при повторном выполнении команды (выход неисправности устройства) .

Устройство работает следующим образом.

На вход кода операции устройства поступает адрес микропрограммы и уп». равляющий сигнал "Запуск" ° Адресом микропрограммы является код операции команды, которая выполняется по данной микропрограмме, Адрес поступает на вход блока 1 и запоминается в триггерах 19. С выхода блока 1 адрес поступает на вход блока 2 формирования адреса микрокоманды, с выхода которого адрес поступает в блок

3 памяти микрокоманд. Считанная по данному адресу информация поступает в регистр 6 микрокоманд. Разрешение приема информации в регистр микрокоманд происходит по задержанному сигналу "Запуск".

12657

3

В первой ячейке каждой микропрограммы хранится не микрокоманда, а специальный код микропрограммы, который определяет последовательность микрокоманд, выполняемых по данной микропрограмме °

В конце выполнения каждой микропрограммы коммутатор настраивается на пропуск информации в сдвигатель

10, поэтому код микропрограммы из 10 регистра 6 микрокоманд через коммутатор 8 поступает в сдвигатель 10 °

Сигнал Запуск" через второй элемент

12 задержки настраивает коммутатор

8 на пропуск информации в дешифра- 5 тор 9 кода микрокоманд, а также поступает на вход синхронизации блока 2 формирования адреса микрокоманды, в котором образуется адрес первой микрокоманды микропрограммы, которая считывается из блока 3 памяти микрокоманд в регистр 6 микрокоманд.

Так как коммутатор 8 настроен на пропуск информации в дешифратор 9, микрокоманда из регистра 6 микроко- 25 манд через коммутатор 8 поступает на вход дешифратора 9 кода микрокоманд.

Микрокоманда состоит из кода операции, адресной части и признака конца мик.ропрограммы. Признак в дешифратор 9 gp не поступает, У всех микрокоманд, кроме последней и кода микропрограммы значение признака нулевое, в последней микрокоманде микропрограммы значение признака единичное, поэтому после считывания последней микрокоманды происходит настройка коммутатора 8 на пропуск информации в сдвигатель 10, сброс блока 1 хранения кода операции и блока 2 формирования ад- 40 реса микрокоманд.

После сброса блока 2 он не реагирует на сигнал синхронизации до прихода сигнала "Запуск". Перед выполнением первой команды программы выполняется команда, которая состоит из одной микрокоманды, имеющей единичное значение признака. Это делается для настройки коммутатора 8 для пропуска информации в сдвигатель 10.

После передачи микрокоманды из регистра 6 микрокоманд в дешифратор

9, ее код операции дешифрируется и выдается на схему 11 сравнения, а микрокоманда поступает на коммутатор

15.

В схеме 11 сравнения происходит сравнение кода микрокоманды с кодом

70 4 микропрограммы. В случае совпадения кода каждой микрокоманды, определенного в дешифраторе, с. соответствующими разрядами кода микропрограммы на выходе формируется единичный потенциал.

Блом 13 работает следующим образом.

Порядковый номер микрокоманды в микропрограмме со счетчика 25 подается на дешифратор 26, единичннй потенциал последовательно появляется на соответствующих выходах дешифратора 26. При непоступлении единичного потенциала на информационные входы ОП(1)-ОП(4), соответствующий триггер остается в "0", единичный потенциал имеется на инверсном выходе триггера, происходит установка в единичное положение сигнала "Ошибка".

При поступлении сигнала "Ошибка" в блок 14 восстановления устанавливается в " 1" триггер 30, и сигналом

"Запрет" блокируется коммутатор 15, после приема сигнала "Сб." устанавливается в "1" триггер 34, сигналом

"Блокировка блокируется вход устройства. По сигналу "Запуск" происходит повторное выполнение команды, Ее код считывается из блока 1. Микропрограмма выполняется в описанной последовательности. Если ошибки при повторном выполнении не произойдет, то триггеры 33 и 34 устанавливаются в

"0", и устройство микропрограммного управления продолжает нормальное функционирование; если ошибка произойдет, то триггер 35 устанавливается в "1", сигнал "Сбой" указывает на отказ устройства из-за нарушения порядка следования микрокоманд s микропрограмме.

Формула изобретения

1. Устройство микропрограммного управления, содержащее блок формиро- вания адреса микрокоманды, блок памяти микрокоманц, регистр микроко манд, ключ, первый и второй элементы задержки, первый и второй коммутаторы, дешифратор кода микрокоманд, сдвигатель кода микропрограммы, схему сравнения и блок определения ошибки, причем выход блока формирования адреса микрокоманды соединен с адресным входом блока памяти микрокоманд, выход которого соединен с информаци12657

5 он ым входом регистра мнкрокоманд,. первый выход дешифратора кода микрокоманд соединен с информационным входом первого коммутатора, выход которого соединен с выходом кода микро5 .операций устройства, вход запуска устройства соединен с информационным входом ключа и входом начальной установки блока формирования адреса микрокоманды, вход управления модификацией адреса которого соединен с входом записи регистра микрокоманд, с входом второго элемента задержки, с управляющим входом ключа и с выходом первого элемента задержки, вход которого соединен с выходом ключа, выход второго элемента задержки соединен с первым управляющим входом второго коммутатора, информационный и второй управляющий входы которого соединены соответственно с выходом полей адреса и кода операции и выходом признака конца микропрограммы регистра микрокоманд, первый выход второго коммутатора соединен с вхо- р5 дом сдвигателя кода микропрограммы, выход которого соединен с первым входом схемы сравнения, второй вход которой соединен с вторым входом дешифратора кода микрокоманд, вход которо- ЗО го соединен с вторым выходом второго коммутатора, группа выходов схемы сравнения соединена с группой информационных входов блока определения ошибки, выход признака ошибки которо35 го соединен с управляющим входом первого коммутатора, а выход признака конца микропрограммы регистра микрокоманд соединен с входом сброса блока определения ошибки и с входом сбро- 4 са блока формирования адреса микрокоманды, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности функционирования устройства за счет восстановления правильности порядка следования микрокоманд в микропрограмме при сбоях, в него введены блок хранения кода операции, третий элемент задержки и блок восстановления, причем вход запуска устройства соединен с входом запуска блока хранения операции, выход третьего элемента задержки соединен с входом синхронизации блока определения ошибки, группа выходов блока хранения кода операции соединена с группой информационных входов блока формирования адреса микрокоманды, выход блока определения ошибки соединен с входом

70 Ь признака ошибки блока восстановления, выход запрета выдачи микроопераций которого соединен с управляющим вхо. дом первого коммутатора, выход признака сбоя блока восстановления соединен с выходом неисправности устройства, выход блокировки блока восстановления соединен с входом блокировки блока хранения кода операции, группа адресных входов которого соединена с группой входов кода операции устройства, выход признака конца микропрограммы регистра микрокоманд соединен с входами сброса блока восстановления и блока хранения ко- да операции, вход третьего элемента задержки соединен с выходом второго элемента задержки, причем блок восстановления содержит элемент ИЛИ, три элемента И, три триггера, вход сброса блока восстановления соединен с первым входом первого элемента И и с первым входом второго элемента И, выход которого соединен с входами сброса первого и второго триггеров, вход признака ошибки блока восстановления соединен с входом установки в

"1" первого триггера и с входом элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, прямой выход первого триггера соединен с выходом запрета выдачи микроопераций блока восстановления и с вторым входом первого элемента И, выход которого соединен с первым входом третьего элемента И, с входом ус" тановки в "1" второго триггера, прямой выход которого соединен с выходом блокировки блока восстановления, с вторым входом третьего элемента И, выход которого соединен с входом установки в "1" третьего триггера, прямой выход которого соединен с выходом сбоя блока восстановления.

2. Устройство по п, 1, о т л и ч а ю щ е е с я тем, что блок хранения кода операции содержит две группы элементов И, группу элементов ИЛИ, группу триггеров, с первого по третий элементы И и элемент ИЛИ, причем группа адресных входов блока соединена с первыми входами элементов И первой группы, выходы которых соединены с первыми входами элементов ИЛИ группы, и с входами установки в "1" триггеров группы, прямые выходы которых соединены с первыми входами элементов И второй группы, выходы которых соединены с вторыми входами эле12б 5 ментов ИЛИ группы, выходы которых сne— динены с группой выходов блока, вход запуска блока соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом первого элемен- та И, вход запуска блока соединен с первым входом второго элемента И, выход которого соединен с вторыми входами элементов И второй группы, выход элемента ИЛИ соединен. с первым 1п входом третьего элемента И, выход первого элемента И соединен с вторыми входами элементов И первой группы, выход третьего элемента И соединен с входами установки в "0 триггеров группы, вход запуска блока соединен с вторым входом первого элемента И и с вторым входом второго элемента

И, вход сброса блока соединен с вторым входом третьего элемента И. 20

Ф 770 8

3. Устройство по и. 1, о т л и-— ч а ю щ е е с я тем, что блок определения ошибки содержит счетчик, дешифратор, группу элементов И, группу триггеров и элемент ИЛИ, причем группа информационных входов блока подключена к входам установки в "1" триггеров группы, инверсные выходы которых соединены с первыми входами элементов И группы, вторые входы которых соединены с выходами дешифратора, вход которого соединен с выходом счетчика, вход сброса которого, а также входы установки в "0 триггеров группы соединены с входом сброса блока, счетный вход счетчика соединен с входом синхронизации блока, вы,ходы элементов И группы соединены с входами элемента ИЛИ, выход которого является выходом блока.

1265770

Приеп цфис

Составитель В. Криворучко

Редактор И.Николайчук Техред H.Ãëóùåíêî Корректор М.Демчик

Заказ 6865 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4