Устройство адресации

 

Изобретение относится к вьтислительной технике и может быть использовано при построении устройств формирования адресов данных в универсальных и специализированных цифровых вычислительных машинах. Целью изобретения является расширение функциональных возможностей за счет возможности непрерывной адресации данных, выбираемых из М-мерных массивов при переупорядочении массивов.Устройство содержит элемент ИЛИ 2, три коммутатора 3, 12, 14,два элемента И 4, 6 регистр 7 индекса, регистр 8 адреса, сумматор 10, счетчик 15, дешифратор 17, блок 20 управления индексацией, входы и выходы устройства. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (i9) SU(ii> (50 4 6 06 F 9

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3837847/24-24 (22) 03.01.85 (46) 30. 10. 86. Бюл. N - 40 (71) Таганрогский радиотехнический институт им. B.Ä.Êàëìûêoâà (72) В.A.Ñàïðûêèí, A.M.Ìàêååâ, Е,Ю.Шафран и А.С,Чирский (53) 681.32(088.8) (56) Авторское свидетельство СССР

N 826350, кл. G 06 Р 9/36, 1981.

Авторское свидетельство СССР

Ф 1068939, кл. Q 06 F 9/36, 1984. (54) УСТРОЙСТВО АДРЕСАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано при построении устройств формирования адресов данных в универсальных и специализированных цифровых вычислительных машинах. Целью изобретения является расширение функциональных воэможностей за счет возможности непрерывной адресации данных, выбираемых из M-мерных массивов при переупорядочении массивов. устройство содержит элемент ИЛИ 2, три коммута тора 3, 12, 14, два элемента И 4, 6, регистр 7 индекса, регистр 8 адреса, сумматор 10, счетчик 15, дешифратор

17, блок 20 управления индексацией, входы и выходы устройства. 3 ил.

12674

Изобретение относится к вычислительной технике и может быть использовано при построении устройств формирования адресов данных в уни>зерсальных и специализированных цифровых вычислительных машинах.

Целью изобретения является расширение функциональных возможностей за счет возможности непрерывной адресации.данных, выбираемых из М-мерных 1IO массивов при переупорядочении массивов, На фиг, 1 приведена функциональная схема устройства на фиг, 2 — функциональная схема блока управления ин- 1 дексацией, на фиг. 3 — функциональная схема блока формирования индекса.

Устройство содержит вход 1 разрешения выдачи адреса устройства, элемент ИЛИ 2, коммутатор 3, элемент И щ

° 4, вход 5 тактовых импульсов устройства, элемент И 6, регистр 7 индекса, регистр 8 адреса, информационный выход 9 устройства, сумматор 10, вход

11 признака ввода начального адреса 2Б устройства, коммутатор 12,, информационный вход 13 устройства, коммутатор 14, счетчик 15, вход 16 инкрементирования индекса устройства, дешифратор 17 кода режима адресации, вход 18 кода режима адресации устройства, информационный вход 19 блока управления индексацией., блок 20 управления индексацией, информационный ,выход 21 входы 22, 23 блока 20, вход и . 35

24 адреса блока формирования индек-, сон устройства, вход 25 записи индексон устройства, вход 26 блока 20, вход 27 чтения индексов устройства, вход 28 блока 20, вход 29 записи количества индексов устройства, вход

30 блока 20, вход 31 установки режима работы устройства, нход 32 блока

20, выход 33 блока 20, выход 34 конца цикла работы устройства„

Блок управления индексацией содержит де1шлфратор 35 адреса .выборки, группу блоков 36 формирования индексов, зходы и выходы 37-45 блока.

Блок формирования индекса содер50 жззт элементы И 46-49, элементы ИЛИ

50 51 регистр 52 индекса, регистр

53 количества индексов, счетчик 5 количества индексов.

Устройство работает следуюшим обS5 разом.

Если на входе 18 устройства код

"00", то выходы дешифратора 17 нулевые. Ноль на первом выходе дешифра16 х тора 17. означает, что регистр 7 индекса будет получать через коммутатор 14 содержимое счетчика 15. Ноль на втором выходе дешифратора 17 означает, что закрывается элемент И 4, если на управляющем входе 1 устройства нулевой сигнал. Ноль на третьем выходе дешифратора 17 означает, что запирается элемент И 6. Когда "0" на входе 1; устройства, коммутатор

12 на свой выход пропускает данные с информационного входа 13 устройства.

Когда "0" на управляющем входе 1 устройства, запирается элемент И 4, если нет сигнала на втором выходе дешифратора 17 °

Режим прямой адресации достигается при коде. "10" на входе 18 устройства, тогда на втором выходе дешифратора 17 появляется сигнал, который через второй вход элемента ИЛИ 2 открывает элемент И 4 и на синхронизирующий вход регистра 8 адреса пропускается импульс с тактового входа 5 устройства. Поскольку входы 1 и 1 1 нулевые, адрес с информационного входа 13 через коммутаторы 12 и 3 подается на информационный вход регистра

8 адреса, записызается в него и попадает на адресный выход 9 устройства. Чтобы содержимое регистра 7 индекса при этом не изменилось, выход его через счетчик 15 и коммутатор 14 соединяется с инфсрмационным входом и по тактовому импульсу с тактового входа 5 регистр 7 индекса подтверждает свое состояние, счетный вход 16 устройства при этом равен нулю.

При коде "1" на входе 18 идет подготовка к режиму адресации с индексацией. При этом появляется сигнал на герном выходе дешифратора 17, при котором данные с информационного входа

13 через коммутатср 14 проходят на информационный вход регистра 7 индекса, куда, по сигналу с тактового входа 5, они записьвзаются.

В первом цикле режима адресации с индексацией "смещение" заносится в регистр 8 адреса таким образом„ как и в режиме прямой адресации. Цикл работы устройства определяется тактовыми импульсами и» тактовом входе 5 устройства. Во втором цикле на вход

18 подается "00", на вход 11 подается сигнал, который разрешает прохождение содержимого регистра 7 индекса через коммутатор 12 на информационный вход 19 блока 20, Таким образом, 25

3 12674 значение регистра 7 индекса попадает на информационные входы 41 всех блоков 36. Далее нужно выбрать один из них, в регистр 52 индекса которого запишется значение регистра 7 индек5 са. Для этого на вход 23 блока 20 с входа 24 устройства подается код номера блока, который попадает на вход дешифратора 35, на одном из выходов которого возникает сигнал. Этот сигнал приходит на вход 43 выборки выбранного блока 36 группы. На вход 26 блока 20 с входа 25 устройства приходит сигнал записи, который попадает на входы 37 записи всех блоков 36

15 группы. В выбранном блоке 36 группы происходит срабатывание элемента И 46 и на синхронизирующий вход регистра

52 подается сигнал записи, по которому регистр 52 записывает значение регистра 7 индекса. В третьем цикле этого режима на вход 18 подается код

"00". На вход 28 блока 20 с входа 27 устройства подается сигнал считывания, который попадает на вход 38 всех блоков 36 группы. На вход 23 блока 20 с входа 24 устройства подается код номера блока 36 группы, ко-< торый попадает на вход дешифратора 35, на одном из выходов которого возника30 ет сигнал. Этот сигнал приходит на вход 43 выборки выбранного блока 36.

В выбранном блоке 36 происходит срабатывание элемента И 47, с выхода которого через первый вход элемента ИЛИ

50 и его выход, сигнал попадает на вход выборки регистра 52, Этот регистр считывает индекс на информационный выход 42 блока 36. Оттуда значение индекса проходит на информационный выход 21 блока 20, дальше на второй вход сумматора 10. На вход 1 устройства подается сигнал, который проходит через первый вход элемента

ИЛИ 2 через его выход на первый вход элемента И 4 и открывает его. Сигнал 45 с входа 1 настраивает коммутатор 3 на передачу результата суммирования

"смещения" и индекса с выхода сумматора 10 на информационный вход регистра 8 адреса, куда результат за- 50 писывается по тактовому сигналу с тактового входа 5. В этом же цикле информация с выхода регистра 7 индекса через счетчик 15 и коммутатор 14 подается на информационный выход регистра 7 индекса и записывается в него.

Режим адресации с "продвижением" индекса отличается от предыдущего

16 4 тем, что в третьем цикле на вход 16 устройства подается сигнал, по которому индекс наращивается на 1.

Режим "магазинной" обработки массива данных с постоянным шагом наращивания адресов начинается c ..эагруз ки адреса первого числа в регйстр 8 адреса по режиму прямой адресации. В следующем цикле значение шага наращивания адресов с информационного входа 13 устройства подается на первый вход коммутатора 12. Все осталь.— ные действия в этом цикле аналогичны второму циклу режима адресации с индексацией, с той лишь разницей, что на вход 11 не подается сигнал, в результате чего коммутатор 12 на свой выход будет пропускать не значение регистра 7 индекса, а значение шага с информационного входа 13 устройства, Все последующие циклы в этом режиме аналогичны третьему циклу режима адресации с индексацией без"продвижения" индекса.

Режим "магазинной" обработки массива данных с переменным шагом нара-, щивания адресов начинается с загрузки адреса первого числа в регистр 8 адреса по режиму прямой адресации.

Дальше значения шагов, используемые в алгоритме адресации, загружаются в регистры 52 блоков 36. В один блок

36 загружается значение одного шага, причем количество M значений шагов должно быть меньше либо равно количеству блоков 36. Каждый цикл этой загрузки аналогичен второму циклу режима "магазинной" обработки массива данных с постоянным шагом, и отличаются между собой эти циклы кодом на входе 24 устройства. Все последующие циклы аналогичны третьему циклу режима адресации с индексацией без "продвижения" индекса, причем, после окончания формирования адресов массива данных с одним шагом для того, чтобы со следующего цикла формировать адреса с другим шагом, на вход 24 подается код адреса блока

36, в котором хранится значение следующего шага.

В режиме адресации для выборки элементов из М-мерных массивов данных устройство позволяет отсчитывать количество шагов адресации и переключать константы шага. Адрес первого числа заносится в регистр 8 адреса по режиму прямой адресации. Регистры

52 всех M блоков 36 загружаются таключение выхода сумматора 10 к информационному входу регистра 8 адреса.

Сигнал с тактового входа 5 проходит через открытый элемент И 6 и попадает на синхронизирующий вход 22 блока 20, дальше на вход 44 первого блока 36, а оттуда на счетный вход счетчика 54, который по первому фронту пришедшего счетного сигнала прибавляет 1 к содержимому счетчика. Если на выходе переполнения счетчика 54 не появляется сигнал, т ° е. счетчик не переполняется, то от пришедшего тактового сигнала срабатывает элемент И 49 и сигнал с его выхода через элемент ИЛИ

50 поступает на вход выборки регистра 52. По этому сигналу с информационного выхода регистра 52 значение шага через информационный выход 42, информационный выход 21 поступает на второй вход сумматора 10, с выхода которого результат суммирования поступает через коммутатор 3 на информационный вход регистра 8 адреса, куда записывается по сигналу с тактового входа 5. Такие циклы повторяются до тех нор, пока на выходе переполнения счетчика 54 не появится сигнал, который запирает элемент И

49, т.е. запрещает считывание значения шага из первого блока 36, и поступает на выход 45 первого блока 36, а оттуда на вход 44 второго блока 36, в счетчике 54 которого по этому сигналу происходит счет. Если после счета во втором блоке 36 на выходе переполнения счетчика 54 возникает сигнал, то он передается в "ледующий блок 36, Если такой сигнал не возникает, то во втором блоке 36 разрешается считывание значения шага из регистра 52 на подсуммирование к регистру 8 адреса.

В этом же цикле в блоках 36, в которых произошел счет "четчика 54 и возник перенос на его выходе, сигнал с выхода переполнения счетчика 54 через элемент ИЛИ 51 поступает на синхронизирующий вход счетчика 54.

По второму фронту этого сигнала, т.е. в момент, когда происходит запись в регистр 8 адреса, в счетчик записывается содержимое регистра 53, т.е, счетчик восстанавливает свое первоначальное значение. Дальше по тактовым импульсам с тактового входа 5 устройства происходит аналогичная выборка значений шагов из регистров

52 блоков 36 для подсуммирования к значению регистра 8 адреса. Это про5 1267416 б ким же образом как и в режиме "магазинной обработки данных с переменным шагом наращивания адресов. Дальше в регистры 53 загружаются числа, равные количеству подсуммирований

5 данного шага в цикле, причем это число представлено как двоичное дополнение до 2 -1, где N — количество разIV рядов в счетчике 54. На вход 18 подается 00", значение константы счета 10 с информационного входа 13 через коммутатор 12 подается на информационный вход 19 блока 20, дальше на информационный вход 4 1 всех блоков

36 и на информационные входы регист- 15 ров 53. Далее нужно выбрать один из узлов блоков 36, в регистр 53 которого запишется значение константы . счета ° Для этого на вход 23 блока 20 с входа 24 устройства подается код, 20 который попадает на вход депплфратора 35, на одном из выходов которого возникает сигнал. Этот сигнал приходит на вход 43 выборки выбраннсго блока 36 . На вход 30 блока 20 с входа 29 25 приходит сигнал записи, который: попадает на вторые входы 39 записи всех блоков 36. В выбранном блске 36 происходит срабатывание элемента И

48, сигнал с выхода которого идет íà g0 синхронизирующий вход регистра 53 и разрешает запись в него значения константы счета с информационного входа

4 1 блока 36, Таким же образом, меняя код номера на входе 24 устройства, загружаем регистры 53 всех М блоков

36. В следующем цикле на .вход 32 блока 20 с входа 3 1 устройства приходитсигнал, который попадает на вход 40 перезаписи всех блоков 36. В каждом таком блоке сигнал проходит через элемент ИЛИ 51 и попадает на синхронизирующий вход счетчика 54„ В него по этому сигналу переписывается содержимое регистра 53. Итак, устройст-<5 во готово к работе в этом режиме после одного цикла загрузки адреса первого числа в регистр 8 адреса, M циклов .загрузки регистров 52, М циклов загрузки регистров 53 и одного цикла 50 перезаписи. Со следующего цикла на вход 18 подается код "11", при этом на третьем выходе дешифратора I7 появляется сигнал, который открывает элемент И 6, на вход 1 подается сиг--.55 нал, который проходит через элемент

ИЛИ 2 и открывает элемент И 4, а также настраивает коммутатор 3 на под7 12674 должается до тех пор, пока в последнем M-м блоке 36 на выходе переполнения счетчика 54 не появится сигнал, который через выход 45 M-го блока

36, выход 33 блока 20 попадает на выход 34 устройства. По этому сигналу на вход 18 подается код "00 . Адресация по этому режиму закончена. первого элемента И первого блока формирования индексов группы, вход адреса блока формирования индексов устройства подключен к входу дешифратора адреса выборки, К-й выход которо» го подключен к первым входам второго, третьего и четвертого элементов

И К-го блока формирования индексов группы, (К = 1,М, где М - размерность массива), вторые входы которых подключены соответственно к входу записи индексов устройства, входу чтения индексов устройства и к входу записи количества индексов устройства, вход установки режима работы устройства подключен к первому входу первого элемента ИЛИ К-го блока формирования индексов, второй вход первого элемента ИЛИ Р-ro блока формирования индексов подключен к выходу переполнения счетчика количества индексов

P-ro блока формирования индексов группы и соединен с счетным входом счетчика количества индексов и с первым входом первого элемента И (Р+1)го блока формирования индексов группы (P = 2, M — 1), выход счетчика количества индексов M-го блока формирования индексов группы подключен к второму входу первого элемента ИЛИ M-го блока формирования индексов и к выходу признака конца цикла работы устройства, выход переполнения,. информационный вход и синхровход счетчика . количества индексов К-ro блока формирования индексов группы подключены

Формула изобретения

Устройство адресации, содержащее элемент ИЛИ, два элемента И, регистр адреса, сумматор, три коммутатора, регистр индекса, счетчик и дешифратор кода режима адресации, причем вход разрешения выдачи адреса устройства подключен к первому входу элемент а И и к управляющему входу первого коммутатора, выход которого подключен к информационному входу регистра адреса, выход которого подключен к информационному выходу устройства и к первому входу сумматора, выход которого подключен к первому информационному входу первого коммутатора, второй информационный вход которого подключен к выходу второго коммутатора, управляющий вход которого подключен к входу признака ввода начального адреса устройства, информационный вход устройства подключен к первым информационным входам второго и третьего коммутаторов, вход инкрементирования индекса устройства подключен к счетному входу счетчика, выход которого подключен к второму информационному входу третьего коммутатора, выход которого подключен к информационному входу регистра индекса, 40 выход которого подключен к второму информационному входу второго комму"татора и к информационному входу счетчика, вход тактовых импульсов устройства подключен к первым входам

45 первого и второго элементов И и к синхровходу регистра индекса, вход кода режима адресации устройства подключен к входу дешифратора кода режима адресации, первый, второй и третий выходы которого подключены соот50 ветственно к управляющему входу третьего коммутатора, второму входу элемента ИЛИ и к второму входу первого элемента И, выход элемента ИЛИ подключен к второму входу второго элемента И, выход которого подключен к синхровходу регистра адреса, о т л ич а ю щ е е с я тем, что, с целью

16 8 расширения функциональных возможностей за счет возможности непрерывной адресации данных, выбираемых из Mмерных массивов при переупорядочении массивов, в него введен блок управления индексацией, причем блок управления индексацией содержит группу блоков формирования индекса и дешифратор адреса выборки, каждый блок формирования индекса группы содержит четыре элемента И, два элемента ИЛИ, регистр индекса, регистр количества индексов и счетчик количества индексов, причем выход второго коммутатора подключен к информационным входам регистра индекса и регистра количества индексов блоков формирования индек. сов группы, выходы регистров индекса блоков формирования индексов груп= пы подключены к второму входу сумматора, выход первого элемента И подключен к счетному входу счетчика количества индексов и к первому входу

12674

23

Ж

Составитель N.Ñèëèí

Редактор Н,Слободяник Техред М,Коданич

Корректор А.Зимокосов

Заказ 5775/47 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )I(-35„ Раушская наб., д. 4/5

Подписное,Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4 соответственно к второму входу первого элемента И К вЂ” ro блока формирования индексов, выходу регистра количества индексов К-го блока формирования индексов, выходу первого элемента ИЛИ К-ro блока формирования индексов, первый, второй входы и выход второго элемента ИЛИ которого подключены соответственно к выходам первого и третьего элементов И и входу I6 10 выборки регистра индексов К-ro блока формирования индексов, синхровход регистра индексов К-го блока формирования индексов подключен к выходу второго элемента И К-ro блока формирования индексов, выход четвертого элемента И К-го блока формирования индексов подключен к синхровходу регистра количества индексов К-го блока формирования индексов.