Цифровой компенсатор выпадений телевизионного сигнала яркости
Изобретение относится к радиотехнике и может использоваться в цифровых устройствах обработки телевиг зионного сигнала (ТВС). Повьшается точность компенсации. Компенсатор содержит блоки памяти (ВП) 1, 17, 20, 21, 22, мультиплексоры 2,5,7,8,10, 12, счетчики 3 и 15 адресов записи, счетчики 4,9,11,13,16,25 адресов считывания, регистр 6, блок 14 сравнения адресов, формирователь 18 сигнала выпадения, буферный формирователь 19, блоки 23,24 управления, формирователь 26 тактовых последовательностей , формирователь 27 сигналов записи, формирователь 28 сигналов управления мультиплексорами, формирователь 29 сигнала считывания, формирователь 30 сигнала разрешения считывания ,формирователь 31 сигнала разрешения записи. На вход 32 подается . цифровой ТВС, на вход 33 - установочный сигнал, на входы 35,36 - стробирующие сигналы, на вход-37 - тактовый сигнал. На вход 38 непрерывно поS ступает информация о наличии или отсутствии выпадений в воспроизводимом сл ТВС и записывается в БП 20-22 с некоторым опережением. Это позволяет охватить во времени выпавший участок телевизионной строки с обеих сторон, исключив тем самым возможность появления визуально заметных искажений . 3 3.п. ф-лы, 7 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
„„80„„2 9274 А1 (50 4 Н 04 N 5/78
ВГТ о
13
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3867622/24-09 (22) 12.03.85 (46) 07.11.86. Бюл. N- 41 (71) Всесоюзный научно-исследовательский институт телевидения и радиовещания (72) В.3. Хаимов и Ю.В. Скобелев (53) 62!.397(088.8) (56) Техника кино и телевидения, !
978, 1! - 2, с. 30-33.
Авторское свидетельство СССР
Р 944155, кл. Н 04 N 5/78, 1980. (54) ЦИФРОВОЙ КОМПЕНСАТОР ВЫПАДЕНИЙ
ТЕЛЕВИЗИОННОГО СИГНАЛА. ЯРКОСТИ (57) Изобретение относится к радиотехнике и может использоваться в цифровых устройствах обработки телеви-. зионного сигнала (ТВС). Повышается точность компенсации. Компенсатор содержит блоки памяти (БП) 1, 17, 20, 2l, 22, мультиплексоры 2,5,7,8,10, 12, счетчики 3 и 15 адресов записи, счетчики 4,9,!1,13,16,25 адресов считывания, регистр 6, блок 14 сравнения адресов, формирователь 18 сигнала выпадения, буферный формирователь 19, блоки 23,24 управления, формирователь 26 тактовых последовательностей, формирователь 27 сигналов записи, формирователь 28 сигналов управления мультиплексорами, формирователь 29 сигнала считывания, формирователь 30 сигнала разрешения считывания,формирователь 31 сигнала разрешения записи. На вход 32 подается цифровой ТВС, на вход 33 — установочный сигнал, на входы 35,36 — стробирующие сигналы, на вход 37 — тактовый сигнал. На вход 38 непрерывно поступает информация о наличии или от- И сутствии выпадений в воспроизводимом
ТВС и записывается в БП 20-22 с некоторым опережением. Это позволяет С охватить во времени выпавший участок телевизионной строки с обеих сторон, Я исключив тем самым возможность появления визуально заметных искажений. 3 з.п, ф-лы, 7 ил.
1 12692
Изобретение относится к радиотехнике и может быть использовано в цифровых устройствах обработки телевизионного сигнала, в частности в видеомагнитофонах. 5
Цель изобретения — повышение точности компенсации.
На фиг. 1 показана структурная электрическая схема цифрового компенсатора выпадений телевизионного сиг- 10 нала яркости; на фиг. 2 — структурная электрическая схема первого блока управления; на фиг. 3 — структурная электрическая схема второго блока управления и третьего мультиплексо- 15 ра; на фиг. 4 — временные диаграммы и таблицы истинности, поясняющие работу второго блока управления и третьего мультиплексора; на фиг. 5 временные диаграммы, поясняющие рабо- 20 ту первого блока управления в режиме записи; на фиг. 6 — временные диаграммы и таблица истинности, поясняющие работу первого блока управления в режиме считывания; на фиг. 7 25 временные диаграммы, поясняющие работу первого блока управления в режиме поиска в первых двух активных строках поля.
Цифровой компенсатор выпадения телевизионного сигнала яркости содержит первый блок 1 памяти, первый мультиплексор 2, первый счетчик 3 адресов записи, первый счетчик 4 адресов считывания, второй мультиплексор 5, регистр 6, третий, четвертый мультиплексоры 7 и 8, второй счетчик
9 адресов считывания, пятый мультиплексор 10, третий счетчик 11 адресов считывания, шестой мультиплексор
12, четвертый счетчик 13 адресов считывания, блок 14 сравнений адресов, второй счетчик 15 адресов записи, пятый счетчик 16 адресов считывания, второй блок 17 памяти, формирователь
18. сигнала выпадения; буферный формирователь 19, третий, четвертый, пятый блоки 20-22 памяти, первый, второй блоки 23 и 24 управления, шестой счетчик 25 адресов считывания, формирователь 26 тактовых,последовательностей, формирователь 27 сигнала записи, формирователь 28 сигналов управления мультиплексорами, формирователь 29 сигнала считывания, формирователь 30 сигнала разрешения считывания, формирователь 31 сигнала разрешения записи, выходные шины 32-38
74 ъ и выходные шины 39 и 40, причем информационные входы блока 1 памяти являются первым входом 32 компенсатора, выходы — выходами 39 компенсатора, а младший адресный вход подключен к выходу мультиплексора 2, установочные входы счетчиков 4 и 9 подключены к установочному входу формирователя 26, который является вторым входом 33 компенсатора, а тактовый вход счетчика 4 подключен к выходу формирователя 29, установочные входы счетчиков 3 и 15 соединены и являются третьим входом 34 компен сатора, а тактовый вход счетчика 3 подключен к выходу формирователя 27, тактовый вход формирователя 30 подключен к первому выходу формирователя 26, вход стробирования соединен с входом стробирования формирователя
29 и является четвертым входом 35 компенсатора, а выход соединен с входом разрешения считывания первого блока l памяти, тактовый вход формирователя 31 подключен к второму выходу формирователя 26, вход стробирования соединен с входом стробирования формирователя 27 и является пятым входом 36 компенсатора, а выход соединен с входом разрешения записи блока 1 памяти, выход формирователя 28 подключен к входу управления мультиплексора 2, а первый тактовый вход г соединен с тактовым входом формирователя 27 и подключен к третьему выходу формирователя 26, четвертый выход которого соединен с тактовым входом формирователя 29 и вторым тактовым входом формирователя 28, а тактовый вход является шестым входом 37 компенсатора, информационный вход блока
17 памяти через формирователь 18 подключен к выходу буферного формирователя 19, вход которого является . седьмым входом 38 компенсатора, первый информационньпл вход мультиплексора 5 подключен к выходу регистра 6, ! старшие адресные входы блока 1 памяти подключены к выходам мультиплексора 7, первая группа входов которого подключена к выходу счетчика 9, первому входу мультиплексора 8 и второму входу мультиплексора 5, вторая группа входов — к выходу счетчика 11 и первому входу мультиплексо- ра 10, третья группа входов — к выходу счетчика 13 и первому входу мультиплексора 12, четвертая группа з 1269 входов — к выходу счетчика 15, первому входу блока 14, входу регистра 6, вторым входам мультиплексоров 8, !
0 и 12, пятая группа входов — к выходу счетчика 16, второму входу блока 14 и третьему входу мультиплексора 5, адерсный вход блока 17 памяти подключен к выходу мультиплексора 5, выход и входы разрешения записи и считывания подключены соответственно 10 к информационному входу и выходам разрешения блока 23 управления, первый и второй управляющие выходы которого подключены соответственно к первому и второму управляющйм входам 15 мультиплексора 5, командный выход является командным выходом 40 компенсатора, выход перезаписи подключен к тактовому входу регистра 6, тактовый и установочный выходы — со- 20 ответственно к тактовому и установочному входам счетчика 16, выход строба — к входам стробирования блоков
2! и 22 памяти, выход сброса — к упр.1вляющему входу формирователя 18, 25 командный вход — к выходу блока 14, а три синхровхода являются соответственно вторым, четвертым и пятым входами компенсатора, четвертый синхровход подключен к второму выходу формирователя 26, младшие адресные входы блоков 20-22 памяти подключены к выходу мультиплексора 2, старшие адресные входы — соответственно к выходам мультиплексоров 8, 10 и 12, выходы — к информационным входам управления блока 24, информационные входы — к выходу буферного формирователя 19, вход разрешения записи — к выходу формирователя 31, а входами раз-. 0 решения считывания — к выходу формирователя 30, входы управления мультиплексоров 8, 10 и 12 подключены к входам управления мультиплексора 2 и блока 24 управления, выходы перено-45 са счетчиков 3 и 4 подключены к тактовым входам соответственно счетчиков 15, 9, 11, 13 и 25, адресный выход счетчика 25 подключен к входу
1 предустановки счетчика 16 и к четвер-50 тому входу мультиплексора 5, а установочный вход — к установочным входам счетчиков 9, 11 и 13 кроме того блок управления 23 содержит демультиплексор 41, первый и второй реги- 55 стры 42 и 43, счетчик 44, первый, второй и третий D-триггеры 45-47, первый, второй и третий RS-триггеры
274 4
48-50, первый, второй, третий, четвертый и пятый логические элементы
ИЛИ 51-55, первый, второй и третий логические элементы И 56-58, первый, второй и третий логические элементы
И-HE 59-61, логический элемент И-ИЛИ
62, причем. информационный вход блока
23 управления соединен с информационным входом демультиплексора 4!, командный вход — с первыми входами логических элементов И-НЕ 59 и ИЛИ 51, первый синхровход — с S-входом RSтриггера 48 и В-входом RS-òðèããåðà
49, второй синхровход — с входом данных регистра 42 и тактовым входом счетчика 44, третий синхровход — с входом данных регистра 43, четвертый синхровход — с тактовыми входами регистров 42 и 43 D-триггера 45, первыми входами логического элемента И-ИЛИ
62 и логического элемента И-HE 60, первый управляющий выход соединен с выходом логического элемента ИЛИ 52, и первым управляющим входом демультиплексора 41, второй управляющий выход — с выходом логического элемента
ИЛИ 53, и вторым управляющим входом демультиплексора 41, командный выход — с выходом D-триггера 46 и первым входом логического элемента И 56, выход перезаписи — с первым выходом регистра 43, тактовый выход — с выходом логического элемента И-HE 60, установочный выход — с выходом логического элемента ИЛИ 54,выход разрешения записи — с вторым выходом регистра 43, выход разрешения считывания — с выходом логического элемента
И-ИЛИ 62, выход строба — с выходом
RS-триггера 48, первым входом логического элемента И-НЕ 61, с вторым входом логического элемента И 56, и вторым входом логического элемента И-HE 59, выход сброса — с третьим выходом регистра 43, первьй выход демультиплексора 41 подключен к входу данных D òðèããåðà 46, второй выход — к входу данных D-триггера 47, третий выход — к входу данных D-триггера 45, первый выход регистра 42 соединен с первыми входами логических элементов ИЛИ 52 и 53, вторым входом логического элемента И-ИЛИ 62, второй выход — с тактовым входом
D-триггера 46, входом логического элемента И 58 и третьим входом логического элемента И-ИЛИ 62, третий выход — с тактовым входом D-триггера
5 1269
47 и вторим нх<>дом л«гичс <: кого .>лемента И-Hi . 61, четвертый выход — с первым входом логического элемента
ИЛИ 54, пятый выход — с . †вход
РБ-триггера 49 и третьим входом логического элемента И 56, выход логического элемента И-НЕ 61 подключен к Н-входу I)-триггера 47, выход ко— торого соединен с вторым входом логического элемента И31И 54, выход логического элемента ИЛИ 55 подключен к .">-входу ВЯ-триггера 50, выход которого соединен с вторым входом логического элемента И-НЕ 60, входом логического элемента И 57 и 15 четвертым входом логического элемента И-ИЛИ 62, выхо, D-òðè - 45 подключен к первому входу логического элемента ИЛИ 55, а R-вход — к выходу
КБ-триггера 49, выход .логического элемента И 57 подключен к второму входу логического элемента ИЛИ 52, выход логического элемента ИЛИ 51 подключен к Б-входу RS-триггера 50, выход логического элемента И-НЕ 59 подключен к второму входу логического элемента ИЛИ 55, выход логического элемента И 56 подключен к >зторому входу логического элемента ИЛИ 51, выход счетчика 44 подключен к К-входу ЗБ-триггера 48, выход логического элемента И 58 подключен к второму входу логического элемента ИЛИ 53, кроме. того, блок управления 24 содер>кит первый, второй, третий, четвертый и пятый логические элементы И-НЕ
63-67 и инвертор 68, причем первый вход логического элемента И-НЕ 63
274 Ь
Вых<>дом блока уп,>я н. 1<= ппя 24, J
69 являют<.я соответ< . гвен<.о первы <, вторым и третьим входами мультиплеK сора 7, четвертый вход мульти<лекс
Цифровой компенсатор выпадений телевизионного сиги<а;(я яркое.ти работает следующим образом.
Входной цифровой телевизионный сигнал, распараллеленный на ш кана— лов для согласования скорости цифрового потока с быстродействием микросхем памяти ЗУПБ (запоминающих устройств с произвольной выборкой) и претерпевак<щий при этом полезную для дальнейшего задержку, от первого входа устройства посту-ает для хранения в первый блок памяти, По мере последовательного ввода п IQ — битных параллельных слов в р-е ряды ячеек первбго блока 1 памяти на седьмой вход устройства непрерывно поступает информация о наличии или отсутствии выпадений в воспроизводимом телевизионном сигнале, Синподключен к первому входу, второй вход — к второму входу блока 24 управления, а выход подключен к первому входу логического элемента И-HE
64 и входу инвертора 68, второй вход логического элемента И-НЕ 64 подключен к первому входу логического эле- 4 мента И-НЕ 65 и является третьим входом блока 24 управления, а выход к первому входу логического элемента И-НЕ 66, второй вход которого соединен с первым входом логического 50 элемента И-НЕ 67 и является четвертым входом блока 24 управления, а выход является первым выходом блока
24 управления, второй вход логического элемента И-НЕ 65 соединен с вы- 5 ходом инвертора 68, а выход — с вторым входом логического элемента И-НЕ
67, выход которого является вторым хронно с появлением выпадений с выхода буферного формирователя 19 на информационные входы третьего, четвертого и пятого блоков 20-22 памяти начинает поступать сигнал логической единицы.
Информация о выпадении группы бит в р -й строке поступает на седьмой вход устройства, а следовательно, записывается в блоки 20-22 памяти с некоторым опере>пением, а именно: если выпадающий у:.:асток телевизионной строки, содержащий ?< бит, начинает записываться в первый блок 1 памяти и в некоторый момент времени, то информация об этом событии в блоки 2022 начинает поступать на gt тактов
< раньше (> 200 нс). Напротив, информация о конце выпадения намеренно дается с запаздыванием на 11t тактов
Последовательно считывание n-mбитных параллельных слов из р --х рядов ячеек блока памяти сопровождается считыванием из блоков памяти
20-22 информации, несущей сведения
7 1269 (Э 60 нс). Таким образом, при выпадении в телевизионном сигнале Ь+ тактов сигнал с выхода буферного формирователя 19 оказывается по длительности равным 5t, + 1+ 1 тактов, что позволяет охватить во времени выпавший участок телевизионной строки с обеих сторон, исключив тем самым возможность появления визуально заметных искажений. 10
Одновременно формирователь 18 сигнала выпадений, выполненный на
RS-триггере, формирует команду для записи в блок 17 памяти, независимо от количества и длительнооти выпаде— ний в р -й телевизионной строке, реагируя только на команду, поданную в момент появления в данной строке первого выпадения. При наличии такой команды от буферного формирователя 20
19 на выходе формирователя 18 появляется сигнал логической единицы, который сохраняется там вплоть до окончания процесса записи в блок 17 памяти. Соответствующая команда для этого на управляющий вход блока 17 памяти подается с выхода сброса блока 23 управления (выход FD 0 18, фиг. 2 и 5 г). Информация о наличии в р -й телевизионной строке одного gp или нескольких выпадений должна быть записана в р --ю ячейку блока !7 памяти по команде разрешения записи (фиг. 5 в и выход WERAM 17, фиг. 2) после окончания записи цифровой теле- З5 визионной строки в р --е ряды ячеек первого блока 1 памяти, а именно во время строчного гасящего интервала, находящегося между р -й и (р+1)-й строками. Но смена адресов записи совпадает с моментом прихода очередного строчного импульса на пятый вход устройства, поэтому необходим регистр 6, позволяющий сохранять адрес -х рядов ячеек блока памяти 45 (адрес р -й ячейки блока 17 памяти) и после указанного момента времени.
Необходимый для перезаписи сигнал подается от блока 23 управления на тактовый вход регистра 6 (фиг. 5 б и вы-50 ход RG 6, фиг. 2). Этим обеспечивается запись требуемой информации в $ --ю ячейку блока 17 памяти.
274 8 об обнаруженных местах выпадений од1 новременно в трех строках: р -й, (р-1)-й и (р+1.-й. Такой режим обеспечивается предустановкой счетчиков
9,11 и !3 адресов считывания в момент прихода полевого опорного импульса соответственно в нулевое, B (О-!)-е и в (О+!)-е состояние, Анализ поступающей информации производится в блоке управления 24, работа которого заключается в следующем. При отсутствии выпадений в р --й телевизионной строке на управляющие входы мультиплексора 7 поступает кодовая команда, вызывающая в моменты считывания, всегда перемежающиеся моментами записи, коммутацию выхода второго счетчика 9 адресов считывания со старшим адресным входом блока 1 памяти (-е состояние мультиплексора 7, табл. 2, фиг. 4).
В момент появления на выходе блока
20 памяти информации о наличии выпадения в Р --й телевизионной строке (фиг. 4в) по команде блока 24 управления (фиг, 3 и 4 е,ж, з. и табл. 1) производится переключение выхода мультиплексора 7 с первого на второй его вход (p — 1)-å состояние мультиплексора 7 (фиг. 4, табл. 2). При этом производится считывание информации не из Р -х, а из (p — 1)-х рядов ячеек блока 1 памяти, или, что то же, начинается замещение выпавшего участка р -й телевизионной строки аналогичным (по номерам выпавших бит) участком предыдущей строки.
Если, начиная с некоторого момента времени, после перехода на считывание (p — 1)-й телевизионной строки в ней также обнаруживается выпадение, а в р -й телевизионной строке выпадение еще не окончилось (фиг. 4 в,г), либо в момент появления выпадений в р -й телевизионной строке уже зафиксировано (в результате анализа информации с выхода блока 21 памяти), что аналогичные биты в (р-1)-й телевизионной строке являются выпавшими, блок
24 управления переводит мультиплексор
7 в (р+1)-е состояние (фиг. 4, табл. 1 и 2), обеспечивающее считывание уже из (P +1)-х рядов ячеек блока памяти, для чего производится ком- мутация третьего входа мультиплексора 7 с его выходом.
Если же и переход на считывание информации из (p+1)-й телевизионной
1269 дом.
В любом случае окончание выпадения в !3 -й т Вевизионной строке переводит мультиплексор 7 в 13 -й состояние, окончание выпадения в (p — 1)-й телеви:Зионной строке при наличии выпадения в о -й переводит мультиплексор 7 в () †!)-е состояние, а окончание выпадения в (p +I)-й строке при на.1ичии выпадения в р -й и (p — 1)-й переводит мультиплексор 7 из состояния Ю3 В (!3 +1)-е состояние (фиг.5 аз, фиг. 4 а-г и табл. 1).!
В о время как информационная емкость щ-канального блока 1 памяти составляет lll n р бит, а информационные емкости одноканальных блоков па30 мяти 20-22 — n р бит, информационная емкость блока 17 памяти выбирается равной Р бит. Этой информационной емкости достаточно для правильногофункционирования блока 23 управления, работающего следующим образом. Во время строчного гасящего интервала, находящегося между (р-1)-й и Р -й строками блок 23 управления (фиг. 2) в тактовый момент времени выдает кодовую команду на мультиплексор 5, коммутирующую второй его вход с выходом (фиг. 6 а,5,33, и табл. 3). При этом с помощью импульса разрешения считывания (фиг. 2, выход гЕВАМ 17), вырабатываемого в блоке управления
23 (см. фиг. 6г), производится считывание из блока 17 памяти по р -му адресу, который к этому времени уже установился на выходе счетчика 9, информации о наличии или отсутствии выпадений в 13 -й телевизионной строке (фиг. 6у). Эта информация поступает на демультиплексор 41 (фиг. 2) блока управления 23, где дешифрируется в соответствии с набранным кодом и далее следует на входданных D-триггера 46, где в тактовый момент времени происходит на перетактирование (Т1В rl. II !l 3ме13 33(Irrñ1 IIIII I!х rIII I !3 р 31 И ( р-- l, - 3, I r ле13изиопных строках .>казыВ 3е 1 сrr 33е13озможным, так как В (p+1 ) Й телени 3ионной строке с помо331ню блока
22 памяти обнаружено Вьи1адение
5 (фиг. 4 д и табл. 1), перекрывающее— ся Во Времени с выпадением В р -Й и (p — I ) — и телевизионных строках, мультиплексор 7 переводится в состояние 7А13 (фиг. 4, табл. 2), выражающееся в коммутации его выхода с пятым вхо 74 l( (фиг. 6к } . III»rv re.rrrrая и 3фопм,l:ll;я Ir;l31Равллет< Я ;- коь3;313Д13ь31, ВВ3х<»3,ка
23 упр 31331е13ия;111я испо131 3ов;Зния В цифровом компенсаторе Выпадений Воспроизводимого теле13изионного сигнала яркости, В очередной тактовый момент времени блок 23 управления выдает кодовую команду (фиг. 7 д,II,!I,y, табл. 3) на мультиплексор 5, коммутирующую четвертый его вход с выходом. При этом с помощью импульса разрешения считывания, вырабатываемого в блоке 23 управления (фиг. 6,y), производится считывание из блока 17 памяти по (р-2)-му адресу, который к этому времени уже установился на выходе счетчика 25. Такой адрес на выходе счетчика 25 обеспечивается его предустановкой в,(0-2)-е состояние в момент прихода полевого опорного импульса параллельно с предустановкой счетчика 9 в нулевое состояние, третьего
1l — в (0-1)-е, а четвертого 13 — в (0+1)-е.
Информация о наличии или отсутствии выпадений в (t-2)-й телевизионной строке (фиг. 6o,) поступает на де( мультиплексор 41 блока управления
23, где дешифрируется в соответствии .с набранным кодом и далее следует на вход данных триггера 47, где в тактовый момент времени происходит ее перетактирование. Полученная информация поступает на первый вход логического элемента 54 блока 23 управления.
Если выпадения в (-2 ) -й телевизионной строке не обнаружены, то в очередной тактовый момент времени происходит предустановка счетчика 16 в (P-2)-е состояние (фиг. 6e).
Если же полученная информация о наличии выпадений в () -2)-й телевизионной строке, то тактовый импульс с четвертого выхода регистра 42 не проходит через логический элемент
54 и предустановки счетчика 16 не происходит. При этом в нем сохраняется адрес чистой от выпадения строки.
Счетчик 16 остается в этом поло— жении до момента смыкания адресов записи, поступающих от счетчика 15 и адресов считывания с выходов счетчика 16. При смь1кании адресов блок
14 сравнения выдает импульс, переводящий блок 23 управления в режим поиска. Указанный импульс поступает
11 1269 на вход логического элемента И-НЕ 59 (фиг. 6ж} и далее, íà R-вход RS-триггера 50, вырабатывающий командный сигнал (фиг. 6 ), который поступает на вход блока управления вторым мультиплексором 5. Это является сигналом для блока 23 управления о выдаче кодовой команды на мультиплексор
5, коммутирующий его выход с выходом (фиг. 6а,8,3, табл. 3). Одно- !О временно команда с выхода RS-триггера 50 (фиг. 2) поступает на первый вход логического элемента И-HE 60 и разрешает прохождение на выход пачки тактовых импульсов (фиг. 60), идущих 15 на счетный вход счетчика 16. В результате производится перебор адресов в счетчике 16, который через мультиплексор 5 подключается к блоку 17 памяти. При этом происходит считыва- 20 ние по перебиваемым адресам при помощи импульсов разрешения считывания, поступающих с логического элемента
И-ИЛИ 62. Информация о наличии выпа,г ений поступает на демультиплексор 25
41 блока 23 управления, где в соответствии с кодовой командой дешифруется и поступает на вход данных
D-триггера 45. Этот режим продолжается до тех пор, пока с выхода D- ЗО триггера 45 не поступит информация об обнаружении "чистой" от выпадений телевизионной строки. Информация об этом событии поступает через логический элемент ИЛИ 55 на S-вход RSтриггера 50 и прекращает дальнейший перебор адресов на выходе счетчика 16.
На этом внутри рассматриваемого строчного гасящего интервала работы блока управления 23 заканчивается, так как на выходе счетчика 16 зафиксирован адрес "чистой", свободной от выпадений телевизионной строки.
Если, несмотря на поиск по указан- 45 ной методике,в пределах всейинформационной емкости блока 17 памяти не нашлось ни одного бита информации, свидетельствующего о нахождении в этот момент в массиве блока 1 памяти
"чистого" ряда ячеек, блок управления 23 продолжает поиск. Возникшая ситуация свидетельствует либо о неправильной, аварийной работе систем видеомагнитофона, например системы автотрекинга, осуществляющей слежение за строчкой записи, либо о крайне низком, несоответствующем стан274
12 дарту, качестве видеоленты. И в том, и в другом случае считывание из всех ячеек блока 17 памяти информации о наличии в соответствующих строках выпадений может отражать как факт появления длительного выпадения, превышающего информационную емкость блока 1 памяти, так и множества коротких выпадений, поражающих каждую телевизионную строку. Поэтому существует.конечная вероятность замещения выпавших одновременно групп бит в р -х, (p-1) — х и (p+1)-х рядах ячеек блока 1 памяти группами бит из (р -2)-х рядов ячеек, не поврежденных выпадениями. Процесс длится до тех пор, пока в блок 17 памяти не запишется хотя бы один бит информации, свидетельствующий о записи в блоке 1 памяти чистого" ряда ячеек.
Для исключения визуально неприемлемого замещения выпадений в первых
II ге активных строках поля из черных строк,-расположенных в полевом гасящем интервале в устройстве предусмотрено, что в момент прихода на второй вход полевого опорного импульса, вырабатываемого во время строчного гасящего интервала, предшествующего первой активной строке поля (фиг ° 7 д,о), осуществляется предустановка счетчика 25 в (0-2)-е, а счетчика 9— в 0-е состояние.
Начиная с этого момента времени, блок 23 управления формирует строб длительностью в две телевизионные строки, запрещающий считывание из блоков памяти 21 и 22 (фиг. 76). Для блока 24 управления это равнозначно наличию выпадения в (p-1)-и и (P +
+1)-м каналах. Поэтому в соответствии с табл. 2 на фиг. 4 мультиплексор 7 переводится либо в р --е состояние (при отсутствии выпадений в р -й строке), либо в состояние >AR (при наличии выпадения в p — и строке).
В следующий тактовый момент времени блок 23 управления выдает кодовую команду на мультиплексор 5, коммутирующий второй его вход с выходом (фиг. 7a, ф, фиг. 6, табл. 3). При этом с помощью импульса разрешения, вырабатываемого в блоке 23 управления, производится считывание из нуле-, вой ячейки блока 17 памяти, в которой содержится информация о наличии или отсутствии выпадений в первой активной строке поля (фиг, 6 ).! 692/4
l(F посредственно tt«< . и описанных процесc «в пр«из ночи г ..tt прин „ дитепь— ная t ðñ.öóñò:tíîâê;t счетчика 1б в 0-2) — е сост«яние, уже установившееся на вых де четчика 25, Для этого ис t 6! (см. фиг. 7ж). Такая операция необходима для обеспечения однозначности при р боте со счетчиком 16. 1S Б случае отсутствия выпадений в первой активной строке поля устройство обеспечивает, как обычно, считывание нулевого ряда ячеек блока памяти, в которых содержится инфор- 20 мация об этой строке. При наличии выпадений в первой активной строке поля блок 23 управления в тактовый момент времени перехо25 цит в режим поиска. Для этого на выходе логического элемента И 56 (фиг. 2) формируется импульс (фиг.7e), который поступает на вход логического элемента ИЛИ 51 и далее íà R-вход RS-триггера 50, формирующего команду на поиск. Целью поиска в этом случае является нахождение "чистой", свободн«й «т выпадений телевизионной строки среди последующих активных строк .поля. Ограничением зоны поиска здесь З5 служит момент совпадения состояния счетчика 15, который фиксируется блоком 14 сравнения. Для исключения возможности считывания из (О-1)-й "чернои" строки в блоке 23 управления с помощью ББ-триггера 49 организуется còðîáèðóþùHé импульс (фиг. 7 ), поступающий далее на В-вход D-тригге" ра 45. Этот сигнал принудительно переводит 13-триггер 45 в состояние ло45 гической единицы независимо от данных на его входе. При этом принимается решение о наличии выпадения по (О— 1)-му адресу. Сигналом, ограничивающим зону поиска в первых двух активных строках :.чоля, служит импульс, вырабатываемый з блоке 14 сравнения адресов. Этот =игнал поступает на стробирующий логический элемент И-НЕ 59 и далее ерез логический элемент ИЛИ 55 на 3-вход НБ-триггера 50. Если среди перебираемых адресов первых активных строк поля в зоне поиска не обнаруживается ни одного адреса ячейки, содержащей информацию о "чистой" строке, то в счетчике 16 сохраняется последний перебираемый адрес. В этом случае при обращении с помощью мультиплексора 7 к этому счетчику существует конечная вероятность того, что короткие выпадания, содержащиеся в первой активной строке поля и строке, информация о которой содержится в ряде ячеек блока памяти по адресу, записанному в счетчике 16, совпадают. Поэтому и в этом случае существует конечная вероятность качественной компенсации выпадений воспроизводимого телевизионного сигнала яркости. Аналогичные описанным операции производятся и для второй активной строки поля. Правильная работа цифрового компенсатора выпадений воспроизводимоro телевизионного сигнала яркости обеспечивается с помощью импульсов синхронизации, поступающих с второ I го, третьего, четвертого, пятого и шестого входов предлагаемого устройства. Высокая тактовая частота подается на формирователь 26, Здесь в первый разряд логической единицы в момент прихода полевого опорного импульса позволяет сформировать необходимые четыре сдвинутые друг относительно друга тактовые последовательности частоты Г /4. Формирователи 27 и 29 сигналов записи и считывания соответственно, а также формирователи 31 и 30 разреше.. ния записи и разрешения считывания соответственно представляют собой ключевые каскады, выполненные на логических элементах И. Их включение в состав устройства обеспечивает запись в блок 1 памяти и считывания из него только активных строк телевизионного сигнала. Формирователь 28, выполненный йа RS-триггере, формирует сигнал меандровой структуры, определяющий для блоков 1,20,21 и 22 памяти моменты записи и считывания (фиг. 48). Таким образом, удается повысить качество работы цифрового компенсатора выпадений воспроизводимого телевизионного сигнала яркости путем обеспечения замещения выпавших участков телевизионной строки информацией 1 1269 как из предшеству!ощих, так и из IIo следующих строк. Формула изобретения 1. Цифровой компенсатор выпадений телевизионного сигнала яркости, содержащий первый блок памяти, информационные входы которого являются первым входом компенсатора, выходы— выходами компенсатора,младший адресный вход подключен к выходу первого мультиплексора, первый и второй счетчики адресов считывания, установочные 10 входы которых подключены к установоч- 15 ному входу формирователя тактовых последовательностей, который является вторым входом компенсатора, а тактовый вход первого счетчика адресов считывания подключен к выходу формирователя сигнала считывания, первый и второй счетчики адресов записи, установочные входы которых объединены и являются третьим входом компенсатора, а тактовый вход первого счет- 25 чика адресов записи подключен к выходу формирователя сигнала записи, формирователь сигнала разрешения считывания, тактовый вход которого подключен к первому выходу формирователя Зр тактовых последовательностей, вход стробирования объединен с входом стробирования формирователя сигнала считывания и является четвертым вхо-! дом компенсатора, а выход соединен с входом разрешения считывания первого блока памяти, формирователь сигнала разрешения записи, тактовый вход которого подключен к второму выходу формирователя тактовых после- 40 довательностей, вход стробирования соединен с входом стробирования формирователя сигнала записи и является пятым входом компенсатора, а выход соединен с входом разрешения записи 45 первого блока памяти, формирователь 1 сигналов управления мультиплексорами, выход которого подключен к входу управления первого мультиплексора, а первый тактовый вход объединен с тактовым входом формирователя сигнала записи и подключен к третьему выходу формирователя тактовых последовательностей, четвертый выход которого соединен с тактовым входом форми- 55 рователя сигнала считывания и вторым тактовым входом формирователя сигнала управления мультиплексорами, а 274 1б т с! к т о н и Й н ход л н! я е т с я и! е (ты".! входом компенсатора, второй блок памяти, информационный вхо!! к! торого !ерез формирователь сигнала выпадения подключен к выходу буферного фор!!ирователя, вход которого является седьмым входом компеисатора, второй мультиплексор, первый информационный! вход которого подключен к выходу регистра, отличающийся тем, что, с целью повышения точности компенсации, в него введены третий, четвертый, пятый и шестой мультиплексоры, третий, четвертый и пятый блоки памяти, блок сравнения адресов, первый и второй блоки управле-. ния, третий, четвертый, пятый и шестой счетчики адресов считывания, причем старшие адресные входы первого блока памяти подключены к выходам третьего мультиплексора, первая группа входов которого подключена к выходу второго счетчика адресов считывания и первому входу четвертого и второму входу второго мультиплексоров, вторая группа входов — к выходу третьего счетчика адресов считывания и первому входу пятого мультиплексора, третья группа входов — к выходу четвертого счетчика адресов считывания и первому входу шестого мультиплексора, четвертая группа входов — к выходу второго счетчика адресов записи, первому входу блока сравнения адресов, входу регистра, вторым входам четвертого, пятого и шестого мультиплексоров, пятая группа входов — к выходу пятого счетчика адресов считывания, второму входу блока сравнения адресов и третьему входу второго мультиплексора, адресI ный вход второго блока памяти нодключен к выходу второго мультиплексора, выход и входы разрешения записи и считывания подключены соответственно к информационному входу и выходам разрешения первого блока управления, первый и второй управляющие выходы которого подключены соответственно к первому и второму управляющим входам второго мультиплексора, командный выход является командным выходом компенсатора, выход перезаписи подключен к тактовому входу регистра, тактовый и установочный выходы — соответственно к тактовому и установочному входам пятого счетчика адресов считывания, выход 17 12692 строба — к входам стробирования четвертого и пятого блоков памяти, выход сброса — к управляющему входу формирователя сигнала выпадения, командный вход — к выходу блока сравнения адресов, а три синхровхода являются соответственно вторым, четвертым и пятым входами компенсатора, четвертый синхровход — к второму выходу формирователя тактовых последователь- 10 ностей, младшие адресные входы третьего, четвертого и пятого блоков памяти подключены к выходу первого мультиплексора, а выходы — к информационным входам второго блока управ- l5 ления., информационные входы — к выходу буферного формирователя, вход разрешения записи — к выходу формирователя сигнала разрешения записи, а входами разрешения считывания — 20 к выходу формирователя сигнала разрешения считывания, входы управления четвертого, пятого и шестого мультиплексоров подключены к входам управления первого мультиплексора 25 и второго блока управления, выходы переноса первых счетчиков записи и считывания подключены к тактовым входам соответственно второго счетчика адресов записи и второго, третье- щ ro, четвертого и шестого счетчиков адресов считывания, адресный выход шестого счетчика адресов считывания подключен к входу предустановки пятого счетчика адресов считывания и к четвертому входу второго мультиплек-. сора, а установочный вход — к установочным входам третьего и четвертого счетчиков адресов считывания, первый, второй и третий управляющие входы 4О третьего мультиплексора соединены соответственно с первым, вторым и третьим выходами второго блока управления. 2. Компенсатор по и. 1, о т л ич а ю шийся тем, что первый блок управления содержит демультиплексор, два регистра, счетчик, три 1)-триггера, три RH-триггера, пять логических элементов ИЛИ, три логических элемента И, три логических элемента И-НЕ и логический элемент И-ИЛИ, причем информационный вход демультиплексора является информационным входом первого блока управления, первые входы первых логических элементов И-HE u ИЛИ объединены и являются его командным входом, S-вход первого и R-вход 74 18 второго триггеров объединены и являются его первым синхровходом, вход данных первого регистра и т..:c. iый вход счетчика объединены и являются вторым синхровходом первого блока управления, вход данных второго регистра является третьим синхровходом первого блока управления, тактовые входы первого и второго регистров, тактовый вход первого Dтриггера, первый вход логического элемента И-ИЛИ и первый вход второго логического элемента И-НЕ объединены и являются его четвертым синхровходом, выход второго логического элемента ИЛИ и первого управляющего входа демультиплексора объединены и являются первым управляющим выходом первого блока управления, выход третьего логического элемента ИЛИ и второй управляющий вход демультиплексора объединены и являются его вторым управляющим выходом, выход второго D-триггера и первый вход первого логического элемента И объединены и являются его командным выходом, первый выход второго регистра является его выходом перезаписи, выход второго логического элемента И-НЕ является его тактовым выходом, выход четвертого логического элемента ИЛИ его установочным выходом, второй выход второго регистра — его выходом разрешения записи, выход логического элемента И-ИЛИ вЂ” его выходом разрешения считывания, выход первого RSтриггера, первый вход третьего логи- ческого элемента И-ИЕ, второй вход первого логического элемента И и второй вход первого логического элемента И-НЕ объединены и являются его выходом строба, третий выход второго регистра — его выходом сброса, первый выход демультиплексора подключен к входу данных второго D-триггера, второй выход — к входу данных третьего D-триггера, третий выход к входу данных первого D-триггера, первый выход первого регистра соединен с первым входом второго и третьего логических элементов ИЛИ, вторым входом логического элемента ИИЛИ, второй выход — с тактовым входом второго D-триггера, входом третьего логического элемента И и третьим входом логического элемента И-ИЛИ, третий выход — с тактовым входом третьего D-триггера и вторым входом третьего логического элемен() 1269?7 т» II- III, ч» t «.->» ь и вм;:од — с пе,:вым входом четнертого логичес кого элемента ИЛИ, пятый выход с Л-входом второго ВЛ-триггера и с третьим входом первого логического элемента И, выход третьего логического элемента И-HF. подключен к S-входу третьего D-триг20 гера, выход которого соединен с вторым входом четвертого логического элемента ИЛИ, выход пятого логическо- 10 го элемента ИЛИ подключен к S-входу третьего RS-триггера, выход которого соединенн с вторым входом второго логического элемента И-НЕ, входом второго логического элемента И и четвер- 15 тым входом логического элемента И-НЕ, Р выход первого D-триггера подключен к первому входу пятого логического элемента ИЛИ, а R âõîä — к выходу второго RS-триггера, выход второго 20 логического элемента И подключен к второму входу второго логического элемента ИЛИ, выход третьего логичесого элемента И подключен к второму входу третьего логического элемента 2S ИЛИ, выход первого логического элемента ИЛИ подключен к R-входу третьего RS-триггера, выход первого логического элемента И-НЕ подключен к второму входу пятого логического элемента ИЛИ, выход первого логического элемента И подключен к второму входу первого логического элемента ИЛИ, выход счетчика подключен к Rвходу первого RS-триггера, выход тре-З5 тьего логического элемента И подключен к второму входу третьего логического элемента ИЛИ. 3. Компенсатор по п. 1, о т л ич а ю шийся тем, что второй блок40 управления содержит пять логических элементов И†HE и инвертор, причем первый вход первого логического элемента И-НЕ является первым входом второго блока управления и объединен 45 с его третьим выходом, второй вход является вторым входом второго блока управления, а выход соединен с входом второго логического элемента И-НЕ и входом инвертора, второй вход второго логического элемента И-НЕ подключен к первому входу третьего логического элемента И-НЕ и является третьим входом второго блока управления, а выход — к первому входу четвертого логического элемента И-HF., второй вход которого подключен к первому входу пятого логического элемента И-НЕ и является четвертым входом второго блока управления, а выход является первым входом второго блока управления, второй вход третьего логического элемента И-НЕ подключен к выходу инвертора, а выход — к второму входу пятого логического элемента И-НЕ, выход которого является вторым выходом второго блока управления. 4. Компенсатор по и. 1, о т л и— ч а ю шийся тем, что третий мультиплексор содержит первый и второй дополнительные мультиплексоры, причем первый, второй и третий.входы первого дополнительного мультиплексора являются соответственно первым, вторым и третьим входами третьего мультиплексора, четвертый вход соединен с выходом второго дополнительного мультиплексора, первый и второй входы которого являются соответственно четвертым и пятым входами третьего мультиплексора, первый и второй управляющие входы первого дополнительного мультиплексора являются соответственно первым и вторым управляющими входами, а выход — выходом третьего мультиплексора, а управляющий вход второго дополнительного мультиплексора является третьим управляющим входом третьего мультиплексора. 1269274 1269274 hf31g гниг б СГ 5f л л 3 t ц к и к г, ЦЮ0-r «Jl J у 4_#_EP0pit Та&ица истинности рааОты йана улра8леиия СР Р4 7Ыли а 1 Таалица истинности раааа культолленсаоа ФЮ7 7A&U4(0 Р 1 п у j?69274 ЗТн ЛЩ sw а 8 1 ЖЮ/17 Р оаМжу17 е СТР16УАГ ж 1 г Га7У1КИУ „, лж И с п й- — 1 TuChugcr 7 Таблица истиинастирабал ы лсрБого олала упоаБлсния C02J о Бторого м аьптплексора 5! 269274 Редактор А. Сабо Заказ 6046/58 Тираж 624 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Уж р д, у . р Ужго о л. Проектная, 4 л SW и ЛИР д ЛМ22 Составитель Н. Чистяков Техред М.Ходанич Корректор Е. Сирохман
