Устройство для преобразования последовательного кода в код

 

Изобретение относится к вычиспительной технике и быть использовано для преобразований кодов, изменяющих порядок следования разрядов . Изобретение позволяет расширить функциональные возможности устройства за счет изменения порядка следования разрядов кода. Устройство содержит счетчик импульсов, блок оперативной памяти, триггеру элементы ИСКПЮЧАНЩЕЕ ИЛИ. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (5)) 4 Н 03 М 7 00

gC :. - .;3<%%

l3, „ l3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И. АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3856629/24-24 (22) 19.02.85 (46) 15.11.86. Бюл, ¹ 42 (71) Горьковский исследовательский физико-технический институт при

Горьковском государственном университете им, Н.И,Лобачевского (72) Н.Н.Макаров и M.ß.ÝAHãîðèí (53) 681.325,53(088.8) (56) Авторское свидетельство СССР № 557360, кл. G 06 F 5/00, 30. 10. 75.

Цифровые фильтры в электросвязи и радиотехнике./Под ред. Гольденберга Л.M., M.: Радио и связь, 1982, с. 97-98, рис. 4.3.

I (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ПОСЛЕДОВАТЕЛЬНОГО КОДА В КОД (57) Изобретение относится к вычислительной технике и может быть использовано для преобразований кодов, изменяющих порядок следования разрядов. Изобретение позволяет расширить функциональные возможности устройства за счет изменения порядка следования разрядов кода, Устройство содержит счетчик импульсов, блок оперативной памяти, триггер, элементы ИСКЛЮЧАЛЦЕЕ ИЛИ. 1 ил.

1 12

Изобретение относится к вычислительной технике и может быть использовано для преобразования кодов, изменяющих порядок следования разрядов, 1

Пелью изобретения является расширение функциональных возможностей устройства за счет изменения порядка следования разряда кода.

На чертеже представлена структурная схема устройства.

Устройство содержит счетчик 1 импульсов, блок 2 оперативной памяти, D-триг г ер 3, элеме нты 4 ИСКЛЮЧАЮЩЕЕ

ИЛИ, первый тактовый вход 5 устройства, второй тактовый вход 6 устройства, информационный вход 7 устройства, вход 8 сброса устройства, ° информационный выход 9 устройства, управляющие выходы 10 устройства, Устройство работает следующим образом.

Перед подачей преобразуемого кода на вход блока 2 оперативной памяти на счетчик 1 импульсов подается сигнал, приводящий его в нуле— вое состояние. В процессе преобразования синхронно с разрядами последовательного кода„ поступающегс на вход блока 2 оперативной записи, подаются импульсы на счетный вход счетчика 1 импульсов и вход записи блока 2 оперативной памяти с первого тактового входа 5 устройства, таким образом, что для каждой комбинации сигнало з на выходах счетчика 1 импульсов., определяющей адрес ячейки памяти блока 2 оперативной памяти, сначала производится считывание содержимого соответствующей ячейки памяти, а затем запись нового значения в нее. В промежутках между тактовыми импульсами, поступающими на первый тактовый вход 5 устройства,, на )зторой в тактовый вход 6 устройства подаются импульсы, обеспечивающие запоминание считываемой из ячейки информации в D-триггере 3, на время до следующего такта считывания.

В том случае, если необходимо из— менить порядок следования всех разрядов, например 8-разрядного кода на обратньп, выходы первых трех разрядов составляющих вторую группу счетчика импульсов подключаются к первым входам элементов ИСКЛЮЧА10ЩЕЕ ИЛИ, вторые входы которых подключаются к выходу четвертого (старшего) разряда счетчика, В результате при нулевом

70900 значении четвертого разряда счетчика 1 импульсов адресация блока 2 оперативной памяти монотонно увеличива5

1О пульсов, которые подключаются к адресным входам блока 2 оперативной памяти непосредственно, а ко второй группе — выход третьего разряда. устройство будет производить перестановку тетрад кодов, а последова.тельность разрядов внутри тетрад не. изменится °

IS

Производя различные разбиения выходов счетчика 1 импульсов на перВую и втОрую группы, можно пОлучить различные варианты изменения следования разрядов входного кода. формула изобретения

Устройство для преобразования последовательного кода в код, состоящее из счетчика импульсов, первая группа выходов которого соединена с соответствующими адресными входами первой группы блока оперативной памя ти, информационный вход к отор о го является информационным входом устройства, вход записи объединен со счетным входом счетчика импульсов и подключен к первому тактовому входу устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения (рункциональных возможностей устройства за счет изменения порядка следования разрядов кода,, в него введены элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и D-триггер, выход которого является информационным выходом устройства, вход подключен к выходу блока оперативной памяти, синхровход является вторым тактовым входом устройства, выходы второй группы счетчика импульсов подключены к первым входам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых объединены и подключены к выходу старшего разряда счетчиков импульсов, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующиется, в то время, как при единичном значении четвертого разряда счетчика

1 импульсов она монотонно убывает.

Этим достигается то, что при считывании разрядов входного кода их порядок следования меняется на обратный, В том случае, если к первой группе входов, отнесены выходы первого и второго разрядов счетчика 1 им1270900

Составитель О. Неплохов

Техред И.Попович Корректор С.Шекмар

Редактор А.Долинич

Заказ 6254/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4 ми адресными входами второй группы блока оперативной памяти, выходы первой и второй групп и выход старшего разряда счетчика импульсов являются соответствующими управляющими выходами устройства, вход сброса счетчика является входом сброса устройства.