Преобразователь двоичного кода в модулярный код

 

Изобретение относится к вычислительной технике. Целью изобретения является повышение быстродействия . Поставленная цель достигается тем, что в преобразователь, содержащий входной регистр, сумматор по модулю, два регистра и элемент задержки, введены мультиплексор , блок памяти, приоритетный шифратор , дешифратор нуля и комбинационный сумматор с соответствующими связями I ил.

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИК щ) 4 H 03 М 7/18

1 у

c.;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНСВВ(СВИДВТВЪСТВУ

ГОСУДФРСТВЕННЬЙ КОМИТЕТ СССР

IlO.ÄÅËAÌ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЮ (21) 3892802/24-24 (22) 29.04,85 (46) 30.10.86. Бюл. У 40 (72) С.В.Иванов, С.В.Кухарский и Н.И.Швецов (53) 681.3(088.8) (56) Авторское свидетельство СССР

ll 1125621, кл. С 06 Р 5/02, !983.

Авторское свидетельство СССР

1 1001079, кл. С 06 F 5/02, 1981, (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО

КОДА В ИОДУЛЯРНЫЙ КОД,.SU„„1267 24 А1 (57) Изобретение относится к вычислительной технике. Целью изобретения является повыщение быстродействия. Поставленная цель достигается тем, что s преобразователь, содерхащнй входной регистр, сумма. тор по модулю, два регистра и элемент задермки, введены мультиплексор, блок памяти, приоритетный шифратор, дешифратор нуля и комбинационный сумматор с соответствующими

I связями. I ил.

1267624

Изобретение oTElocHTcH к вычис лительной технике и может быть использовано при сопряжении устройств, функционирующих и непозиционной системе остаточных классов.

Цель изобретения — повышение быстродействия.

На чертеже изображена функциональная схема преобразователя двоичного кода в модулярный код.

Преобразователь содержит. входной регистр 1, мультиплексор 2, приоритетный шифратор 3, сумматор 4 по модулю, комбинационный сумматор 5,регистры о и 7, блок 8 памяти, дейифратор 9 нуля, элемент 1О задержки, выход ll окончания работы преобразователя, информационный вход 12, тактовый вход 13 и информационный вы. ход 14 преобразователя.

Приоритетный шифратор 3 преобразует номер младшего единичного разряда в двоичный код.

Г1ультиплексор 2 по коду. числа К, поступающему по управляющему входу, подключает К+1-и разряды выходы регистра 1 к первому и следующим за ним входам шифратора 3.

Из блока 8 памяти по значению К, поступающему на адресный вход, счик- тывается константа P „=2 гпо<1Р.

Любое число в позиционной системе счисления можно представить в виде

n;-i

А=, а; 2

:-o где а1 - разрядная цифра числа А, n " разрядность числа A„

Искомый остаток < по модулю Р равен

11 -I м =" (Q а; 2 )modP. е=О

Для формирования остатка необходимо и достаточно суммировать только те разрядные цифры а1 которые не равны нулю.

Преобразователь двоичного кода в модулярный код работает следующим образом.

В исходном состоянии во входной регистр 1 записано преобразуемое число Л. Регистры 6, 7 и сумматор 4 обнулены. На входах дешифратора 9 присутствует исходное число А, а на выходе шифратора 3 и комбинационного сумматора 5 получаем код числа. К " номер первой единичной разрядной цифры, поступающей на входы регист ра 7 и блока 8 памяти. С выхода последнего код числа Рк поступает на

5 информационный вход сумматора 4, По первому тактовому импульсу код числа 1к суммируется с нулевым содержимым сумматора 4. Код числа К записывается в регистры 6 и 7, Новое состояние управляющего входа мультиплексора 2 подключает выходы (K+

+1) к первому и следующим за ним входам шифратора 3. На выходе шифратора 3 получаем смещенный íà I< адIS рес очередной (второй) единичной разрядной цифры а; преобразуемого числа, На выходе комбинационного сумматора 5 формируется истинный адрес второй (очередной) единичной разрядной цифры и на выходе блока 8 памяти появляется код нового числа flan, 1

Второй тактовый импульс защелкивает код истинного адреса второй единичной разрядной цифры. При этом в сумматоре 4 выполняется подсуммирование нового значения /" к.

Со следующим тактовым импульсом преобразование повторяется анало гично до момента получения на выходе шифратора 3 кода нуля, т.е. в остав" шихся разрядах числа А отсутствуют единичные разрядные цифры, по которым дешифратор 9 вырабатывает сигнал окончания преобразования.

Формула изобретения

Преобразователь двоичного кода в модулярный код, содержащий входной регистр, сумматор по модулю, два регистра, элемент задеряа<и причем информационный и тактовый входы преобразователя соединены соответствен45 но с входами входного регистра и элемента задержки, выход которого соединен с входом разрешения приема первого регистра, выход сумматора по модулю является выходом преобразоватгя, отличающийся тем, что, с целью повышения быстродействия, он содержит мультиплексор, блок памяти, приоритетный шифратор, дешифратор нуля, комбинационный сумматор, причем выходы входного н второго регистров соединены соответственно с информационным и управляющим входами мультиплексора, вы1267624

Составитель H.Øåëîáàíoâà

ТехРед;8.Кадар Корректор М.Пожо

Редактор Е.Конча

Заказ 5834/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно- полиграфическое предприятие, г. Ужгород, ул. Проектная. 4: ход которого соединен с входом приоритетного шифратора, выход которого соединен с входом дешифратора нуля и с входом первого слагаемого комбинационного сумматора, вход второго слагаемого которого соединен с выходом первого регистра,информационный вход которого соединен с выходом суммы комбинационного сумматора, с информационным входом вто4 рого регистра и с адресным входом блока памяти, выход которого соединен с информационным входом сумматора по модулю, тактовый вход которо" го соединен с входом элемента задержки, выход которого соединен с входом разрешения приема второго регистра, выход дешифратора нуля является выходом окончания работы преобразователя.