Цифровой согласованный фильтр

 

Изобретение может быть использован в устр-вах цифровой обработки сигналов . Цель изобретения - расширение класса обрабатьшаемых псевдослучайных последовательностей (ПСП) при обеспечении высокого быстродействия и простоты реализации. Устр-во содержит регистр сдвига 1, два сумматора 2 и 5, многовходовый сумматор 3, умножитель 4, регистр 6 и блок вычитания (БВ) 9. Цель достигается введением БВ 9, с помощью которого в устр-ве возможна обработка ПСП, у которых число элементов, равных 1, меньше или больше половины. БВ 9 может быть выполнен из сумматора и блока инверторов. 2 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 Н 03 Н 17 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ сРиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3878448/24-09 (22) 08.04.85 (46) 23.11.86. Бюл. У 43 (72) А.Н.Шполянский (53) 62).396.6(088.8) (56) Слока В.К. Вопросы обработки радиолокационных- сигналов. — М.: Советское радио, 1970, с.214-215, рис. 8.10.

Авторское свидетельство СССР

У 1125746, кл. Н 03 Н 17/00, 19.11.82. (54) ЦИФРОВОЙ СОГЛАСОВАННЪ|Й ФИЛЬТР (57) Изобретение может быть использован в устр-вах цифровой обработки сиг„„SU„„1272475. А 1 налов. Цель изобретения — расширение класса обрабатываемых псевдослучайных последовательностей (ПСП) при обеспечении высокого быстродействия и простоты реализации. Устр-во содержит регистр сдвига 1, два сумматора

2 и 5, многовходовый сумматор 3, умножитель 4, регистр 6 и блок вычитания (БВ) 9. Цель достигается введением БВ 9, с помощью которого в . устр-ве возможна обработка ПСП, у которых число элементов, равных 1, меньше или больше половины. БВ 9 может быть выполнен из сумматора и блока инверторов. 2 з.п.ф-лы, 3 ил.

1272475

Изобретение относится к технике оптимального приема сигналов и может быть использовано в устройствах цифровой обработки сигналов, а также в радиолиниях в качестве согласованного фильтра для выделения кодовых слов в виде псевдослучайных последовательностей (ПСП).

Цель изобретения — расширение класса обрабатываемых псевдослучайных последовательностей при обеспечении высокого быстродействия и простоты реализации.

Иа фиг.1 приведена структурная схема цифрового согласованного фильтра; на фиг.2 и 3 — варианты выполнения блока вычитания.

Цифровой согласованный фильтр содержит регистр 1 сдвига, первый сумматор 2, многовходовый сумматор 3, умножитель 4, второй сумматор 5, регистр 6, вход 7 сигнала логической

"1", вход 8 сигнала установки исходного состояния, блок 9 вычитания, содержащий блок 10 инверторов, сумматор 11, первый 12 и второй 13 входы.

Цифровой согласованный фильтр реализует нерекурсивную процедуру согласованной фильтрации бинарных сигналов

Н-1

y » Х„. (!) где Х„ — отсчеты входного сигнала, принимающие значения 1 и -1.

К,. — весовые коэффициенты фильт:1 ра, принимающие значения

1 и — 1.

Для пояснения принципа работы цифрового согласованного фильтра преобразуем выражение (1), описывающее в общем виде алгоритм фильтрации бинарных сигналов, на две суммы по д, для которых К(принимают значения 1 и -1, N-1 у„=, х . к.=- х, х, ()

i(K;=-1) i(K =+1)

Прибавляя и вычитая в правой час3 ти 1(., получают

;(К =+1)

N— - 1 у„=- Х .+г

i =О i(K,=+I )

Н-1

Введем обозначение 7„ =,) х „;, тогда =0

У =-Z +2 Х„, (4)

;(К. =+1)

Запишем выражения для 7. в и-м и (и5

-1)-м тактах:

2 =Х +Х +Х +...+Х 4-Х

h h h-1 h-g " h-(Ы +) h (q 1)

2 =Х ++X +Х +...+Х +)(3 h (g q) пм

1О

После вычитания из первого выраМ(ения второго и приведения подобных членов, получим

Z — 2 =Х -Х

Л Ь1 hй Перенося Z„. в правую часть имеем

Х -Х +2, (5) н и i- ч и s рц Выражения (4) и (5) вместе образуют систему разностных уравнений, описывающую работу цифрового согласованного фильтра:

У„= -2„+2 Х „,;

i(K.= -1)

h-N 2н -1

3() Перед началом работы регистр 1 сдвига и регистр 6 устанавливаются в исходное состояние. Фильтруемый сиг" ,нал Хп поступает на вход регистра 1 сдвига. В каждом такте работы сигнал

35 с прямого в ода nepsoro разряда ре гистра 1 сдвига суммируется во втором .сумматоре 5 с сигналом, поступающим с инверсного выхода последнего разряда регистра 1 сдвига. На третьем входе сумматора 5, представляющем собой вход переноса младшего разряда, постоянно действует единичный потенциал, поданиьп с входа 7 сигнала логической "1", образующий вместе с

45 сигналом с инверсного выхода последнего разряда регистра 1 сдвига дополнительный код числа. Поэтому на выходе сумматора 5 образуется число, . представляющее разность сигналов

X Õ„,>, которое складывается в первом сумматоре 2 со значением сигнала

Zh1, хранящимся в регистре 6. На выходе сумматора 2 образуется сигнал

7.„, который записывается в регистр 6 для йспользовения в следующем такте работы.

Одновременно с формированием сигнала в многовходовом сумматоре 3 проI272 i75 „= г„->

i(K- =-1) (7) =Х -X +2

h h h-М h1

Принцип его работы по данному варианту аналогичен принципу работы цифрового согласованного фильтра по первому варианту. Отличие состоит лишь в том, что на выходе блока 9 вычитания формируется отфильтрованный сигнал У1,, представляющий разность „-2Е х„, (К. =-1) 1

Формула изобретения

1 . Цифровой согласованный фильтр, содержащий регистр сдвига, вход которого является входом цифрового согласованного фильтра, а выходы разрядов изводится суммирование сигналов, поступающих с тех разрядов регистра 1 сдвига, для которых Ку=! ° Образующееся на выходе многовходового сумматора 3 число Х . умножается на два

;(и =+ )

1 в умножителе 4 и поступает на первый вход 12 блока вычитания, на второй вход 13 которого поступает число Z

На третьем входе блока вычитания, представляющем собой вход переноса младшего разряда, постоянно действует единичный потенциал, ноданный с входа 7 сигнала логической "1", образующий вместе с кодом Z дополнитель-15 л ный 1 од. Поэтому на выходе блока 9 образуется разность 2 )(„ . — Z (к.= !) представляющая собой выходнои отфильтрованный сигнал. 20

Рассмотренный вариант цифрового согласованного фильтра весьма эффективен при обработке ПСП, у которых число элементов, равных 1, меньше половины. В этом случае он обеспечива- 25

f ет высокое быстродействие и прост в реализации.

В этом случае, когда в ПСП больше половины элементов равны должен быть использован второй вариант выполнения блока 9 вычитания.

По аналогии с цифровым согласованным фильтром с первым вариантом выполнения блока 9 вычитания для второго варианта может быть получена система разностных уравнений, описываю35 щая его работу: которого подключены к соответствующим входам многовходового сумматора, первый сумматор, выход которого подключен к входу регистра, выход которого соединен с первым входом первого сумматора, а вход установки исходного состояния — с входом установки регистра сдвига, второй сумматор, первый и второй входы которого подключены соответственно к выходам первого и последнего разрядов регистра сдвига, умножитель, вход которого соединен с выходом многовходового сумматора, отличающийся тем, что, с целью расширения класса обрабатываемых псевдослучайных последовательностей при сохранении высокого быстродействия и простоты реализации, в него введен блок вычитания, первый вход которого соединен с выходом умножителя, второй вход — с выходом первого сумматора, второй вход которого соединен с выходом второго сумматора, третьи входы второго сумматора и блока вычитания объединены и являются входом сигнала логической единицы, а выход блока вычитания является выходом цифрового согласованного фильтра.

2. Фильтр по п.1, о т л и ч а юшийся тем, что блок вычитания содержит блок инверторов и сумматор, первый вход которого является первым входом блока вычитания, второй вход соединен с. выходом блока инверторов, вход которого является вторым входом блока вычитания, третий вход и выход сумматора являются соответственно третьим входом и выходом блока вычитания, при этом входы многовходового сумматора подключены к выходам тех разрядов регистра сдвига, для которых коэффициенты цифрового согласованного фильтра равны 1.

3. Фильтр по п.1, о т л и ч а юшийся тем, что бгок вычитания содержит сумматор н блок инверторов, вход которого является первым входом блока вычитания, а выход соединен с первым входом сумматора, второй и ; третий входы и выход сумматора являются соответственно вторым и третьим входами и выходом блока вычитания, при этом входы многовходового сумматора подключены к выходам тех разрядов регистра сдвига, для которых коэффициент цифрового согласованного фильтра равны -1.

1272475

13 1Я

Ц 12

Составитель С. Музычук

Редактор И. Николайчук Техред П.()лейиик Корректор В. Бутяга

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6348/55

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4