Двоичный счетчик

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения повышение ремонтопригодности. Это достигается за счет использования .резервного .триггера и дополнительных логических элементов (ЛЭ) в каждом основном разряде, что обеспечивает автоматическую замену отказавшего основного триггера любого из 4 разрядов путем подачи на соответствующий управляющий вход сигнала логического нуля. Устройство содержит разряды 1-4, триггеры разрядов 5.1-5.4, резервный триггер 5.5, ЛЭ: И-НЕ 6, И-Шта 7.1-7.4, НЕ 9.1-9.4, ИЛИ 10.110 .4 и-11.2-11.4 и ЛЭ И 8.1-8.4, И 8.1-8.4, 12.2-12.4 и 13, 14; управляющие входы 15-18 для отключения отказавшего триггера. В устройстве осуществляется перестроТйка логической структуры при отказе одного из I разрядов, что обеспечивает работоспособность логических блоков уст . ройств автоматики и вычислительной техники без замены данной интегральной схемы. 1 ил. сд

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 К 23/58

«

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3919795/24-21 (22) 22.05.85 (46) 23.11.86. Бюл. N - 43 (72) А.Н. Пархоменко, В.В. Голубцов, Е.Г. Ершова и В.С. Харламов (53) 621.374.322(088.8) (56) Авторское свидетельство СССР

Ф 616712, кл. Н 03 К 23/24, 1978.

Справочник по интегральным микросхемам./Под ред. Б.В. Тарабрина. М.:

Энергия, 1980, с. 139. (54) ДВОИЧНЫЙ СЧЕТЧИК (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения повышение ремонтопригодности. Это достигается за счет использования .резервного .триггера и дополнительных логических элементов (ЛЭ) в каждом

„.Я0„„272503 А1 основном разряде, что обеспечивает автоматическую замену отказавшего основного триггера любого из 4 разрядов путем подачи на соответствующий управляющий вход сигнала логического нуля. Устройство содержит разряды

1-4, триггеры разрядов 5.1-5.4, ре зервный триггер 5.5, ЛЭ: И-HE 6, И-ИЛИ 7.1-7.4, НЕ 9.1-9.4, ИЛИ 10.110.4 и 11.2-11,4 и ЛЭ И 8.1-8.4, И 8.1-8.4, 12.2-12.4 и 13, 14; управляющие входы 15-18 для отключения отказавшего триггера. В устройстве осуществляется перестройка логической структуры при отказе одного из разрядов, что обеспечивает работоспособность логических блоков уст.ройств автоматики и вычислительной техники без замены данной интегральной схемы. 1 ил.

1 12

Изобретение относится к импульсной технике и может бьггь использовано в устройствах автоматики и вычислительной техники.

На чертеже приведена функциональная схема предлагаемого двоичного счетчика.

Цель изобретения — повышение ремонтопригодности.

Устройство содержит разряды 1 -4, триггеры 5.1-5.4 разрядов, резервный триггер 5.5, элемент И-HE 6, элементы И- ИЛИ 7.1-7.4, первые элементы

И 8.1-8.4, элементы НЕ 9,1-9.4 и первые элементы ИЛИ 10.1-10.4, вторые элементы ИЛИ 11.2-11.4, вторые элементы И 12.2-12.4, третий 13 и четвертый 14 элементы И.

Управляющие входы )5-18 предназначены для отключения отказавшего триггера. При работе основных триггеров

5.1-5.4 на соответствующие управляющие входы подается сигнал логической

"1". При отказе какого-либо триггера на соответствующий вход подается сигнал логического "0".

Элементы ИЛИ 7.1-7.4 предназначены для коммутации на соответствующие выходы устройства значений выходов триггеров данного или последующего разряда.

Первые элементы И 8.1-8.4 .используются для организации обходной цепи синхроимпульсам при отказе триггера соответствующего разряда.

Элементы НЕ 9.1-9.4 инвертируют соответствующие управляющие сигналы.

Первые элементы ИЛИ 10.1-10.4 обеспечивают прохождение синхросигнала либо от триггера данного разряда, либо через обходную цепь от триггера предыдущего разряда. Вторые элементы HJIH 11.2-11.4 предназначены для подачи сигнала о необходимости пере, коммутации выходов триггеров на последующие разряды.

Третий элемент И 13 обеспечивает прохождение сигналов с второго синхровхода на вход триггера второго разряда при исправном триггере первого разряда, а четвертый элемент И 14 обеспечивает прохождение этих сигналов на счетный вход триггера третьего разряда при неисправном триггере первого разряда.

Устройство работает следующим образом, 72503 2

Для установки двоичного счетчика в исходное состояние одновременно на оба установочных входа подаются сигналы логической 1". Выход 19 (Я )

4 соединяется с вторым синхровходом устройства.

При исправном состоянии всех основных триггеров на управляющие входы 15-18 подаются сигналы логической "1". В этом случае единичными разрешающими сигналами открыты следующие элементы устройства: третий элемент И 13 первого разряда, первая группа входов элемента И-ИЛИ первого разряда, вторые элементы И второго, третьего и четвертого разрядов. Одновременно с этим закрываются для прохождения синхроимпульсов счета следующие элементы устройства: первые элементы И каждого разряда, вторая группа входов элемента И-ИЛИ первого разряда и через вторые элементы ИЛИ вторые группы входов элементов И-ИЛИ второго, третьего и четвертого разрядов. Первые группы входов этих трех элементов открыты разрешающим сигналом с инверсного выхода соответствующих вторых элементов ИЛИ данного разряда.

Подсчет импульсов, поступающих на первый синхровход устройства, производится по следующей логической ветви предлагаемого двоичного счетчика.

)О

1S

35

Импульсы поступают на счетный вход первого триггера 5.1, а состояние его выхода через открытую первую группу входов элемента 2И-ИЛИ 7.1 на первый выход счетчика и через соединение

Ц„ С, открытые третий 13 элемент И и первый элемент ИЛИ 10.1 — на счетный вход триггера 5.2. Элементы

И 8.1-8.4 закрыты и поэтому синхроимпульсы не проходят через эти обходные цепи. Значения состояния выхода триггера 5.2 (и его изменение) поступает через элементы И )2.2 и ИЛИ 10.2 на счетный вход триггера 5.3 третьего разряда, а также через открытую первую группу входов элемента И-ИЛИ

7.2 — на второй выход счетчика. Значение состояний (и их изменение) с выходов триггеров 5.3 и 5.4 передается на последующие разряды аналогичным образом. Значение состояний выхода резервного триггера 5.5 на выход счетчика в этом случае не. поступает, так как вторая группа входов элемен,та И-ИЛИ 7.4 закрыта. з 1272

IlpH n k k. k3v какогn — JIH60 основного триггера разряда на соответствующий вход данного разряда подается нулевой потенциал и данный триггер исключается из режима функционирования двоичного счетчика.

При отказе триггера 5.1 первого разряда, двоичный счетчик функционирует следующим образом. На управляющий вход 15 подается сигнал логичес-10 кого "0, которьп закрывает для прохождения синхроимпульсов следующие элементы двоичного счетчика: третий элемент И 13 и первую группу входов элемента И-ИЛИ 7.1 первого разряда. !5

Одновременно с этим сигналом с выхода.НЕ 9.1 открывают четвертый элемент И 14, первый элемент И 8.1 и вторая группа входов элемента И-ИЛИ

7.1 первого разряда, а также через 2р соответствующие элементы ИЛИ 11.2ll.4 — вторые группы входов элементов И-ИЛИ второго, третьего и четвертого разрядов. Первые группы входов этих элементов закрываются сигналами 25 с инверсных выходов соответствующих вторых элементов ИЛИ 11.2-11.4.

Импульсы счета в этом случае про— ходят по следующей логической ветви двоичного счетчика: с первого синхро-З0 входа устройства через первый элемент

И 8.1, первый элемент ИЛИ 10,1 на счетный вход триггера 5.2 второго разряда, т.е. обходит триггер 5.1.

На первый выход счетчика состояние 35 выхода триггера первого разряда не поступает, так как первая группа входов элемента 2И-ИЛИ 7.1 закрыта. Значение состояния (и его изменения) выхода триггера 5.2 второго разряда также не поступает на свой второй выход устройства, а поступает через открытую вторую группу входов элемента И вЂ И 7.1 на первый выход счетчика. Таким образом, триггер 5.2 второ- 5 го разряда заменил неисправный триггер 5.1 первого разряда. Далее значение состояния (и его изменения) выхода триггера 5.2 через соединение

Q C, четвертый элемент И 14, пер- >О вйй элемент ИЛИ 10.2 поступает на счетный вход триггера 5.3 третьего разряда. Значение состояния (и его изменения) выхода триггера 5.3 третьего разряда поступает через откры- тую вторую группу входов элемента

И-ИЛИ 7,2 на второй выход 20 (Q ) счетчика и не поступает на выход 21

503 4 (Q>), так как первая группа входов элемента И вЂ И 7.3 закрыта. Одновременно значения выхода триггера

5.3 через элементы И 12.3 и Ш1И 10.3 поступают на счетньп вход триггера

5.4 четвертого разряда, значения выходов (и изменения) которого поступают через открытую вторую группу входов элемента И-ИЛИ 7.3 на выход 21 (Q ) и не поступают через закрытую первую группу входов элемента И-ИЛИ

7.4 на выход 22 (Я, ). Значение состояний (и их изменения) выхода триггера 5.4 через элементы И 12.4 и ИЛИ

10.4 поступает на счетный вход резервного триггера 5.5, значение выходов которого через открытую вторую группу выходов элемента 2И-ИЛИ 7.4 поступают на выход 22 (O ) счетчика. Таким образом, при отказе первого триггера

5.1 и подаче нулевого потенциала на первый управляющий вход двоичного счетчика триггер 5.2 второго разряда начинает работать на выход 19, триггер 5.3 — на выход 20, триггер 5.4 на выход 21, а триггер 5.5 — на выход 22, обеспечивая работоспособность двоичного счетчика без дополнительной перекоммутации монтажных соединений на печатных платах логических блоков устройства автоматики и вычислительной техники.

При отказе триггера второго разряда 5.2 нулевой потенциал подается на управляющий вход 16. Подсчет импульсов в этом случае производится следующим образом.

Нулевой потенциал закрывает следующие элементы: первьп элемент И

12.2 второго разряда и через соответствующие элементы ИЛИ 11.2-11.4 первые группы входов элементов И-ИЛИ

7.2-7.4. Сигналы с прямых выходов элементов ИЛИ 11..2-11.4 открывают вторые группы входов соответствующих элементов И-ИЛИ 7.2-7.4. Кроме того, открывается обходная для синхроимпульсов цепь через элемент И 8.2.

Поэтому логическая ветвь счета импульсов в этом случае следующая: счетньпЪ вход триггера 5.1 — выход триггера 5.1, через первую группу входов элемента И-ИЛИ 7.1 на выход

19, через соединение Q< C на вход третьего элемента И 13, через элементы ИЛИ 10.1. И 8.2, ИЛИ 10.2 на счетный вход триггера 5.3, с выхода триггера 5.3 через элементы ИЛИ

5 1272

12.3 и 10.3 ИЛИ на счетный вход триггера 5.4, с выхода триггера 5.4 через элементы И 12,4,ИЛИ 10.4 на счетный вход резервного триггера 5.5.

Обходные цепи через элементы 8,1, 8,3 и 8.4 закрыты н поэтому синхро-: импульсы следуют только по указанной логической ветви предлагаемого двоичного счетчика. Значения выходов триггеров 5.3-5.5 через вторые группы 1п входов элементов И-ИЛИ 7.2-7,4 сдвигаются на один разряд влево, обеспечивая замену триггера второго разряда триггером третьего разряда, триггера третьего разряда триггером четвертого разряда и триггера четвертого разряда триггером пятого (резервного) разряда, Замена отказавших третьего и четвертого триггеров производится ана- д) логичным образом, как и второго разряда.

Таким образом, в двоичном счетчике осуществляется перестройка логической структуры при отказе одного 25 из разрядов, что создает возможность обеспечения работоспособности логических блоков. устройств автоматики и вычислительной техники без замены данной интегральной схемы и, следо- 3О вательно, повышает ремонтопригодность двоичного счетчика.

Формула изобретения

Двоичный счетчик, содержащий триггеры каждого разряда и элемент

И-НЕ, первый и второй установочные входы устройства соединены соответственно с первым и вторым вкодами элемента И-НЕ, выход которого под40 ключен к H-входам триггеров каждого разряда, первый синхровход устройства соединен со счетным входом триггера первого разряда, о т л и ч а юшийся тем, что, с целью повыше35 ния ремонтопригодности, в него введены резервный триггер, а каждый разряд дополнительно содержит элемент

И-ИЛИ, элемент НЕ, первые лементы

И и ИЛИ, разряды, кроме первого, со- 5О держат вторые элементы И и ИЛИ, пер- вый разряд дополнительно содержит третий и четвертый элементы И, первый синхровход устройства соединен с первым входом первого. элемента и пер-55 вого разряда, второй синхровход устройства соединен с первыми входами третьего и четвертого элементов И

5О3 d первого разряда, управляющий вход первого разряда соединен соответственно с входом элемента НЕ, с вторым входом третьего элемента И, с первым входом первой группы входов элемента И-ИЛИ данного разряда и с третьим входом второго элемента И второго разряда, выход триггера каждого первого н резервного разряда соединен с первым входом второго элемента Й, а управляющие входы каждого, кроме первого, разрядов соединены соответственно с входом. элемента HE и с вторым входом второго элемента И данного разряда, выход первого элемента И каждого разряда соединен с соответствующим первым входом первого элемента ИЛИ данного разряда, выход третьего элемента И первого разряда соединен с вторым входом первого элемента ИЛИ данного разряда, выход четвертого элемента И первого разряда соединен с вторым входом первого элемента ИЛИ второго разряда, выход элемента НЕ первого разряда соединен с вторым входом первого и четвертого элементов И данного разряда, с первым входом второй группы входов элемента И-ИЛИ данного разряда и с первыми входами вторых элементов ИЛИ второго, третьего и четвертого разрядов, выход первого элемента ИЛИ- каждого разряда, кроме четвертого, соединен со счетным входом триггера последующего разряда и с первым входом первого элемента И последующего разряда, выход элемента

НЕ второго разряда соединен соответственно с вторым входом первого элемента И данного разряда и с вторыми входами вторых элементов ИЛИ второго, третьего и четвертого разрядов, выход элемента НЕ третьего разряда соединен соответственно с вторым входом первого элемента И данного разряда и с третьими входами вторых элементов ИЛИ третьего и четвертого разрядов, выход элемента НЕ четвертого разряда соединен с вторым входом первого элемента И и с четвертым входом второго элемента И данного разряда, выход триггера первого разряда соединен с вторым входом первой группы входов элемента И-ИЛИ данного разряда, выход которого является первым выходом устройства, выход первого элемента ИЛИ четвертого разряда соединен со счетным входом резервного триггера, выход триггера каждого, 1272

Составитель О. Скворцов

Редактор Л.Гратилло Техред A.Кравчук Корректор Т. Колб

Заказ 6349/56 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 кроме первого и резервного, разряда соединен с вторым входом первой группы входов элемента И-ИЛИ соответствующего разряда, а также с вторым входом второй группы входов элемента

И-ИЛИ .предыдущего разряда, выход резервного триггера соединен с вторым входом второй группы входов элемента И-ИЛИ четвертого разряда, инверсный и прямой выходы вторых элементов 1О

ИЛИ каждого, кроме первого, разряда соединены с первыми входами соответственно первой и второй групп входов

503 8 элемента И-ИЛИ данного разряда, выход второго элемента Й второго разряда соединен с третьим входом первого элемента ИЛИ данного разряда, выходы вторых элементов И третьего и четвертого разрядов соединены с вторыми входами первых элементов ИЛИ соответствующего разряда, R-вход резервного триггера соединен с выходом элемента

И-НЕ, выходы элементов И-ИЛИ второго, третьего и четвертого разрядов являются соответствующими выходами устройства.