Делитель частоты на 19

 

Изобретение относится к цифро- .,вой электронной технике. Может быть использовано при создании хронизаторов,цифровых синтезаторов частоты и т.п. Цель изобретения - повышение надежности делителя - достигается введением синхронного режима работы, а также уменьшением числа элементов и связей. Делитель содержит 1К-триггеры 1-5, логический элемент (ЛЭ) И-НЕ 6, ЛЭ И 7, шины: входную тактовую 8, сброса 9, выходные 10 и И. 1 табл. 2 ил. фиг. 1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

О А (19) (11) (51) 4 Н 03 К 23/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3798961/24-21 (22) 11,10.84 (46) 23.04.86. Бюл. 1(15 (72) В.И. Мяснов (53) 621.374.44 (088.8) (56) Будинский Я. Логические цепи в цифровой технике. /Под ред. Б.А.Калабекова.М.: Связь, 1977.

Лейнов М.Л. и др. Цифровые делители частоты на логических элементах. М.: Энергия, 1975, с. 77, табл. 3-5. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ НА 19 (5?) Изобретение относится к цифро .вой электронной технике. Может быть использовано при создании хронизаторов,цифровых синтезаторов частоты и т.п. Цель изобретения — повышение надежности делителя — достигается введением синхронного режима работы, а также уменьшением числа элементов и связей. Делитель содержит IK-триггеры 1-5, логический элемент (ЛЭ)

И-НЕ 6, ЛЭ И 7, шины: входную тактовую 8, сброса 9, выходные 10 и 11.

1 табл. 2 ил.

12? 66

Изобретение относится к цифроой технике и может быть использоано при создании хронизаторов, ифровых синтезаторов частоты и т.II, Цель изобретения - повышение надежности работы устройства за счет введения синхронного режима. работы, а также уменьшения числа элементов и связей, что одновременно приводит к упрощению устройства.

На фиг. 1 приведена функциональная схема делителя частоты на 19 ° на фиг, 2 — временные диаграммы . его работы.

Делитель частоты на 19 содержит

IK-триггеры 1 — 5, элемент И НЕ 6 и элемент И 7, а также входную тактовую шину 8, шину 9 сброса. и:выходные шины 10 и ll. Счетные входы С всех IK-триггеров соединены с тактовой шиной 8, В.«входы всех IK-триггеров соединены с шиной 9 сороса устройства, выходы пятого IK-триггера образуют выходные шины 10 и 11 устройства. При этом прямой выход первого EK-триггера соединен с K-входом третьего IK-триггера прямой выход которого соединен с первыми входами элементов И-НЕ 6 и И7, выходы которых соединены соответственно с Квходом четвертого IK-триггера и с

I- и К-входами пятого IK-триггера, инверсный выход котороro соединен с вторым входом элемента И-НЕ 6, прямой выход второго IK-триггера

2 соединен с I-входом третьего

IK-триггера 3, инверсный выход которого соединен с I-входом четвертого IK-триггера 4, прямой выход которого соединен с вторым:входом элемента И 7, а инверсный выход соединен с I-входом первого IK-триггера 1 и с I- и К-входами второго

IK-триггера 2, инверсный выход второго IK-триггера 2 соединен с К-входом первого IK-триггера 1.

На фиг. 2 обозначено: а - входные тактовые импульсы на тактовой шине

8, о — сигнал Q, на прямом выходе первого ХК-триггера 1, Ь ". сигнал Q на прямом выходе Qq второго

IK-триггера 2, 2 — сигнал QD на прямом выходе q z третьего .(К-триггера 3, g — сигнал Q на прямом выходе Ц4 четвертого IK — триггера 4;

- сигнал Q на прямом выходе

Q пятого IK-триггера 5.

При указанной схеме соединения элементов логические уравнения для

l0

60 2 и К-входов всех IK-триггеров предлагаемого делителя частоты на

19 следующие: ! !Ф 2 Q4» э 2» 4 Ч3

>>,,Я 4» 2» 2 4 ° О! К4 О uq Ъ(»» !I Q3Q4

По сигналу Сброс", поступающему в виде импульса по шине 9 сброса, все IK-триггеры 1-5 устанавливаются в нулевое положение. При этом состояния выходов равны (фиг. 2 при i=0)

О! 0» 02=0» Q О» Q4=0» 0 =0, На основании логических уравнений для Т- и К-вхоцов .IK-триггеров устроиства состояния входов следукгI -0 -1 ° I =q =1 I =q =0

4» и 4» з »

I -Q =1 I -q q =0 °

4»» % Э 4

К =Q -1 К q =1 ° К =q =0 °

1 г» г

4 » 5» У !3 4 !

IK-триггеры переключаются в противоположное состояние по отрицательному перепаду сигнала на счетном входе С (фиг.1 и 2).

По первому тактовому импульсу, появившемуся на тактовой шине 8 после окончания действия импульса

"Сброс" на шине 9 сброса первый, второй и четвертый IK-триггеры

1,2 и 4 переключатся в противоположное, единичное, состояние (так как у них I и К = 1, где j l 2,4), а третий и пятый IK-триггеры 3 и 5 не изменяют своего состояния (так как у них I 0 и К О, где j=3 и 5).

После переключения триггеров под действием первого тактового импульса состояния выходов равны (фиг.2 при

1 1):

Q,=l, q,=1, а,=0, q,=1, q,-о.

При этом изменятся и состояния входов:

0 I =0 I =1- I =1 I 0 ! 2" 3» 4 »

K=0 K 0 K 1- K=1 К=О. !

» 2» У» 4»»

В результате этого по следующему, второму, тактовому импульсу устройство переходит во второе состояние (фиг. 2 при .i 2) которое характеризуется следующими значениями выходов и входов IK-триггеров

1-5:

1226660 акте (фиг. 2

ВЫХОДОВ И

Q9 q4 т=а; I-=1;

4»

К =1 К =1» 4»

О О 0 О 0 О 0 О 1 1 О О 1 I 1 1

1.0 1 О 1 1 О О 1 1 1 1 О О 0 0

2 О О 1 1 1 О О 0 О 1 I 1 I О

3 О О 0 О 1 О О 1 О 1 1 1 1 1

4 О 1 О 1 О О О 1 1 I О 0 О 0 0

5 О О 1 1 О О О О О 1 О I 1 1 О

6 0 О 1 0 1 О О О О О 1 l 1 1 1

7 О О О I О О 0 1 ) О 1 .1 1 О

8 О 1 1 О 1 1 1 О О О ) О О О

9 ) I О О О О О I О О О О О )

10 ) О О О О О О 1 1 О О 1 1 1 3

11 l 1 О 1 1 О О 1 1 1 1 О О О О

l -О, )2 1 О 1 1 1 О О О 1 1 1 1

13 I 0 0.0 1 О О 1, 1 О 1 1 1 l 1

14 1 1 О 1 0 О О 1 ) 1 О О, О О О

15 1 О 1 l О О О О 1 I О ) 1 1 О

1 1

О 1 О ) 1 1

16 1 О 1 О 1 О 0

17 1 О О 1 О О 0

18 1 1 1 О 1 1 О 1 О 1 О О О 1

19 О О О О О

По 19-му тактовому импульсу устройство возвращается в исходное нулевое состояние, и затем начнется новый цикл работы, который пов- . торяется через каждые 19 тактовых импульсов на тактовой шине 8.

В третьем т состоян ия а,); g,-о;

I =*1- I =12

К=l К=l; (» z» при i=3) входов равны

050;

»=О»

К =о;

Рассматривая .и далее таким же образом работу устройства, получим все состояния выходов и входов каждого IK-триггера 1-5 при всех i которые сведены в таблице.

1 ) 1 О ) .1 1 .0

Использование предлагаемого дели" теля частоты на 19 по сравнению с

55 известным позволит уменьшить количество элементов и цепей, что.приведет к упрощению устройства, за .счет снижения вероятности возникновения сбоев и повышению надежности.

Формула изобретения а О 1 2 У 4 5 6 7 8 У f0 И Г f3 И ЮЮ j7 /В

Фиг Г

Составитель С. Клевцов

Редактор А. Сабо Техред В.Кадар

Корректор М. Самборская

Заказ 2147/59 Тираж 1316 Подписное

ЗНИИПИ Государственного комитета СССР по делам изобретений и открытий

11 3035, Москва, Ж-35, Раушская, наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Делитель частоты íà 19, содержа щий первый, второй, третий, четвертый и пятый IK-триггеры, выходы пятого из которых соединены с выходами делителя, тактовые входы первого н пятого IK-триггеров соединены с тактовой шиной делителя, тактовые входы второго и третьего триггеров соединены между собой, о т л ичающийс я тем, что, сцелью повышения надежности в работе путем обеспечения синхронного режима запуска при одновременном его упрощении, в него введены элемент И-НЕ и элемент НЕ, R-входы всех триггеров соединены с шиной сброса делителя, тактовый вход второго IKтриггера соединен с тактовой шиной делителя, первый и второй входы

226660 6 элемента И соединены соответственно с прямыми выходами третьего н четвертого IK-триггеров, выходс I-входом пятого IK-триггера, прямой выход первого IK-триггера соединен с К -входом третьего IKтриггера, прямой выход которого соединен с первым входом элемента

И-HE выход которого соединен с

1О К -входом четвертого IK-триггера, инверсный выход которого соединен с

I входом первого IK-триггера и с

I и К входами второго IK-триггера, прямой выход которого соединен с

tS I входом третьего IK-триггера, инверсный выход которого соединен с

I входом четвертого IK-триггера, при этом выход элемента И соединен с К-входом пятого IK-триггера, ин2О версный выход которого соединен с вторым входом элемента И-НЕ, а инверсный выход второго IK-триггера соединен с К входом первого IK-триг" гера.