Устройство для сопряжения электронных вычислительных машин

 

1. Устройство для сопряжения электронных вычислительных машин, содержащее блок приоритета, группу блоков согласования с ведомой ЭВМ, первые группы информационных и управляющих входов и выходов каждого из которых соединены с группами информационных и управляющих выходов и входом соответствующей ведомой ЭВМ, а вторые группы информационных и управляющих выходов и входов - с соответствующими группами информационных и управляющих выходов и входов блока приоритета, четыре буферных регистра, первый регистр состояния, блок сравнения, блок управления обменом с ведущей ЭВМ, блок управления обменом с ведомой ЭВМ и первый блок согласования с ведущей ЭВМ, причем первые группы входов и выходов блока управления обменом с ведущей ЭВМ и информационный вход первого буферного регистра соединены соответственно с первыми группами выходов и входов и первым выходом первого блока согласования с ведущей ЭВМ, вторые группы выходов и входов и первый вход которого подключены соответственно к группам управляющих входов и выходов и информационному выходу ведущей ЭВМ, выход первого буферного регистра соединен с второй группой входов блока управления обменом с ведущей ЭВМ, вторая группа выходов которого подключена к управляющим входам первого и второго буферных регистров и первого регистра состояния, третьи группы входов и выходов блока управления обменом с ведущей ЭВМ соединены соответственно с первыми группами выходов и входов блока управления обменом с ведомой ЭВМ, вторая группа входов которого подключена к группе выходов третьего буферного регистра и первому информационному входу первого регистра состояния, второй информационный вход которого соединен с кодовым выходом блока сравнения, вторая группа выходов блока управления обменом с ведомой ЭВМ соединена с управляющими входами блока сравнения третьего и четвертого буферных регистров и блока приоритетов, а третья группа входов - с группой управляющих выходов блока приоритета, группа информационных выходов которого соединена с информационным входом третьего буферного регистра, отличающееся тем, что, с целью повышения пропускной способности устройства, в него введены регистр признаков готовности ведущей ЭВМ, дешифратор адресуемых прерываний, второй блок согласования с ведущей ЭВМ, второй регистр состояния, регистр физического номера ведущей ЭВМ, два блока преобразования информации и блок элементов И эхо-контроля, причем первые группы выходов и входов второго блока согласования с ведущей ЭВМ соединены соответственно с группами входов сигналов прерывания и выходов сигналов готовности ведущей ЭВМ, а вторые группы входов и выходов - соответственно с группой выходов дешифратора адресуемых прерываний и группой информационных входов регистра признаков готовности ведущей ЭВМ, выход которого подключен к первому информационному входу второго регистра состояния, второй информационный вход которого подключен к выходам первого буферного регистра и регистра физического номера ведущей ЭВМ, а третий информационный вход - к выходу третьего буферного регистра и информационному входу дешифратора адресуемых прерываний, информационные входы первого блока преобразования информации, блока элементов И эхо-контроля и регистра физического номера ведущей ЭВМ подключены к выходу первого буферного регистра, информационный вход четвертого буферного регистра соединен с информационным выходом первого блока преобразования информации и выходом второго регистра состояния, а выход - с группой информационных входов блока приоритетов и первым информационным входом блока сравнения, второй информационный вход которого подключен к выходу третьего буферного регистра и информационному входу второго блока преобразования информации, выходом соединенного с информационным входом второго буферного регистра, выход которого и выходы первого регистра состояния и блока элементов И эхо-контроля соединены с вторым входом первого блока согласования с ведущей ЭВМ, вторым выходом подключенного к информационному входу ведущей ЭВМ, управляющие входы второго регистра состояния, дешифратора адресуемых прерываний и второго блока преобразования информации соединены с второй группой входов блока управления обменом с ведомой ЭВМ, выходы сигнала ошибки блока сравнения и первого блока преобразования информации соединены с четвертой группой входов блока управления обменом с ведущей ЭВМ, вторая группа выходов которого подключена к управляющим входам блока элементов И эхо-контроля, блоков согласования с ведомой ЭВМ группы, регистра физического номера ведущей ЭВМ, регистра признаков готовности ведущей ЭВМ и первого блока преобразования информации.

2. Устройство по п.1, отличающееся тем, что первый блок преобразования информации содержит сдвигающий регистр преобразования кода, группу элементов И - НЕ, выходы которых образуют информационный выход блока, группу элементов сложения по модулю два и триггер фиксации ошибок, причем выход триггера фиксации ошибок является выходом сигнала ошибки блока и соединен с разрешающими входами элементов сложения по модулю два, выходы которых подключены к информационному входу триггера фиксации ошибок, а информационные входы - к группе выходов сдвигающего регистра преобразования кода, информационный вход которого является информационным входом блока, а управляющий вход подключен к управляющему входу блока и управляющим входам элементов И - ИЛИ группы и синхровходу триггера фиксации ошибок, первый и второй информационные входы элементов И - ИЛИ группы соединены соответственно с информационным входом блока и группой выходов сдвигающего регистра преобразования кода.

3. Устройство по п.1, отличающееся тем, что второй блок преобразования информации содержит сдвигающий регистр преобразования данных, информационный и управляющий входы которого являются соответственно информационным и управляющим входами блока, и группу элементов И - ИЛИ, первые и вторые информационные и управляющие входы которых подключены соответственно к выходу сдвигающего регистра преобразования данных и информационному входу блока и управляющему входу блока, а выходы образуют выход блока.

4. Устройство по п.1, отличающееся тем, что блок управления обменом с ведущей ЭВМ содержит пять элементов И - ИЛИ, триггер режима, триггер запроса, четыре элемента И, триггер блокировки ведущей ЭВМ, группу триггеров сигналов сбоя устройства, сдвигающий регистр управления преобразованием формата данных, сдвигающий регистр формирования управляющих сигналов приема и передачи данных, сдвигающий регистр формирования управляющих сигналов внепроцессорного чтения, регистр команд, триггер связи, формирователь переднего фронта импульса разрешения обмена, дешифратор сигналов готовности, дешифратор команд, регистр кода команд от ведущей ЭВМ и сдвигающий регистр формирования управляющих сигналов приема команды от ведущей ЭВМ, первый, второй и третий выходы которого подключены соответственно к первому входу первого элемента И - ИЛИ, синхровходу регистра кода команд от ведущей ЭВМ к синхровходу регистра команд, а четвертый выход - к первому установочному входу триггера запроса и первым входом первого - четвертого элементов И, информационный вход регистра кода команд от ведущей ЭВМ соединен с второй группой входов блока, а выход - с информационными входами дешифратора команд и дешифратора сигналов готовности, управляющим входом подключенного к группе выходов регистра команд и второму установочному входу триггера запроса, вход сброса которого соединен с выходом триггера связи, информационный вход регистра команд соединен с выходом дешифратора команд, информационные входы сдвигающего регистра формирования управляющих сигналов приема команды от ведущей ЭВМ, сдвигающего регистра формирования управляющих сигналов приема и передачи данных и сдвигающего регистра формирования управляющих сигналов внепроцессорного чтения соединены с первой группой входов блока, первым входом сброса регистра команд и входом формирователя переднего фронта импульса разрешения обмена, первый - четвертый инверсный входы и первый прямой вход второго элемента И - ИЛИ соединены с вторым входом первого элемента И - ИЛИ и группой выходов регистра команд, второй прямой вход второго элемента И - ИЛИ соединен с выходом триггера блокировки ведущей ЭВМ, вход сброса которого подключен к группе выходов регистра команд и третьему и четвертому прямым входам второго элемента И - ИЛИ, пятый и шестой прямые входы которого соединены соответственно с первой группой входов блока и группой выходов регистра команд и входами сброса триггеров сигналов сбоя устройства, а седьмой прямой вход - с третьей группой входов блока, первый вход третьего элемента И - ИЛИ подключен к второму входу первого элемента И и группе выходов регистра команд, второй вход сброса которого соединен с третьей группой входов блока, второй вход третьего и первый вход четвертого элементов И - ИЛИ соединены соответственно с первым и вторым выходами сдвигающего регистра формирования управляющих сигналов внепроцессорного чтения, первый разрешающий вход и синхровход которого подключены к третьей группе входов блока, а второй разрешающий вход - к группе выходов регистра команд, третий вход третьего элемента И - ИЛИ, первый вход пятого элемента И - ИЛИ соединены с третьей группой входов блока, второй и третий входы четвертого элемента И - ИЛИ соединены соответственно с первой группой входов блока и группой выходов регистра команд, а четвертый и пятый входы - соответственно с первым и вторым выходами сдвигающего регистра формирования управляющих сигналов приема и передачи данных, синхровход которого соединен с синхровходом триггера режима и третьей группой входов блока, первый и второй выходы - соответственно с вторым входом пятого и третьим входом первого элементов И - ИЛИ, а первый и второй разрешающие входы - с группой выходов регистра команд и соответственно с первым и вторым разрешающими входами сдвигающего регистра управления преобразованием формата данных, синхровходом подключенного к выходу пятого элемента И - ИЛИ, а первым выходом и информационным входом - соответственно к информационному входу и выходу триггера режима, выход которого соединен с третьим и четвертым входами пятого элемента И - ИЛИ, вторые входы второго - четвертого элементов И подключены к группе выходов регистра команд, установочные входы триггеров сигнала сбоя устройства группы подключены к четвертой группе входов блока и группе выходов регистра команд, установочный вход триггера блокировки ведущей ЭВМ соединен с группой выходов регистра команд, установочный вход и вход сброса триггера связи, синхровход сдвигающего регистра формирования управляющих сигналов приема команды от ведущей ЭВМ и четвертый вход первого элемента И - ИЛИ соединены с третьей группой входов блока, выходы второго и четвертого элементов И - ИЛИ образуют первый выход блока, группа выходов регистра команд, выходы дешифратора сигналов готовности, первого, третьего и пятого элементов И - ИЛИ, триггера блокировки ведущей ЭВМ, триггера запроса, триггера режима и выходы триггеров сигналов сбоя устройства группы образуют вторую группу выходов устройства, группа выходов регистра команд, выход формирователя переднего фронта импульса разрешения обмена, вторые выходы сдвигающих регистров управления преобразованием формата данных и формирования управляющих сигналов внепроцессорного чтения, выходы триггера запроса и первого - четвертого элементов И образуют третью группу выходов блока.

5. Устройство по п.1, отличающееся тем, что блок управления обменом с ведомой ЭВМ содержит сдвигающий регистр управляющих сигналов выдачи байта основного состояния устройства, триггер приема информации, триггер готовности устройства, триггер сигнала сбоя, триггер режима работы второго блока преобразования, три элемента И, регистр команд ведомой ЭВМ, триггер сигнала останова, регистр формирования сигналов приема данных, сдвигающий регистр формирования сигналов приема команд, регистр команды "Уточнить состояние", регистр управления преобразованием, четыре элемента И - ИЛИ, регистр идентификаторов устройства, триггер работы устройства, регистр управляющих сигналов канала, дешифратор команд ведомой ЭВМ и формирователь тактирующих импульсов, причем информационный вход регистра управляющих сигналов канала соединен с третьей группой входов блока, первый выход - с установочным входом триггера работы устройства, а второй выход - с первым входом первого элемента И и входом сброса регистра идентификаторов устройства, группа установочных входов которого подключена к выходу первого элемента И - ИЛИ, первому выходу сдвигающего регистра управляющих сигналов выдачи байта основного состояния устройства и прямому выходу триггера работы устройства, а выход - к второму входу первого элемента И и первому и второму инверсным входам второго элемента И - ИЛИ, выходом соединенного с информационным входом триггера памяти информации, информационный вход сдвигающего регистра управляющих сигналов выдачи байта основного состояния устройства подключен к выходу третьего элемента И - ИЛИ, первый - седьмой входы первого элемента И - ИЛИ, первый и второй прямые входы второго элемента И - ИЛИ, первый вход третьего элемента И - ИЛИ, первый вход четвертого элемента И - ИЛИ, первые входы второго и третьего элементов И и разрешающий вход регистра управления преобразованием образуют первую группу входов блока, восьмой и девятый входы первого элемента И - ИЛИ соединены с выходом триггера сигнала останова, десятый и одиннадцатый входы - с выходом триггера приема информации, а двенадцатый вход - с инверсным выходом триггера режима работы второго блока преобразования и информационным входом регистра управления преобразованием, выход и синхровход которого подключены соответственно с информационному входу триггера режима работы второго блока преобразования и выходу четвертого элемента И - ИЛИ, вторым и третьим входами соединенного с прямым выходом триггера режима работы второго блока преобразования, а четвертым входом - с вторыми входами третьих элементов И и И - ИЛИ, тринадцатым входом первого элемента И - ИЛИ и первым выходом регистра формирования сигналов приема данных, информационный вход которого соединен с выходом первого элемента И, установочным входом триггера сигнала останова и информационным входом сдвигающего регистра формирования сигналов приема команд, первым и вторым выходами подключенного соответственно к первому и второму синхровходам регистра команд ведомой ЭВМ, первый и второй выходы которого соединены соответственно с установочным входом триггера готовности устройства и первым установочным входом триггера сигнала сбоя, а информационный вход - с выходом дешифратора команд ведомой ЭВМ, информационный вход которого подключен к второй группе входов блока, а управляющий вход - к второй группе входов блока и второму установочному входу триггера сигнала сбоя, выходом соединенного с входом сброса триггера готовности устройства, а входом сброса - с входами сброса регистра команд ведомой ЭВМ, триггера сигнала останова и инверсным выходом триггера работы устройства, вход сброса которого подключен к третьему выходу регистра команд ведомой ЭВМ, четвертым выходом соединенного с разрешающим входом регистра команды "Уточнить состояние", а пятым выходом - с третьим входом третьего элемента И - ИЛИ и четырнадцатым входом первого элемента И - ИЛИ, пятнадцатый вход которого соединен с вторым входом второго элемента И, первым информационным входом регистра команды "Уточнить состояние" и вторым выходом сдвигающего регистра формирования сигналов приема команд, третий выход которого подключен к четвертому входу третьего элемента И - ИЛИ, пятым входом соединенного с первым выходом регистра команды "Уточнить состояние", второй выход и второй информационный вход которого подключены соответственно к третьему прямому входу второго элемента И - ИЛИ и первому выходу регистра формирования сигналов приема данных, выход формирователя тактирующих импульсов соединен с синхровходами регистра управляющих сигналов канала, регистра идентификаторов устройства, регистра формирования сигналов приема данных, сдвигающего регистра формирования сигналов приема команд, регистра команды "Уточнить состояние", сдвигающего регистра управляющих сигналов выдачи байта основного состояния устройства, триггера приема информации и триггера режима работы второго блока преобразования, выходы формирователя тактирующих импульсов, триггера сигнала останова, второго элемента И, триггера готовности устройства, триггера приема информации, триггера режима работы второго блока преобразования, шестой, седьмой и восьмой выходы регистра команд ведомой ЭВМ и первый и второй выходы регистра формирования сигналов приема данных образуют первую группу выходов блока, третий выход регистра команды "Уточнить состояние", выходы триггера режима работы второго блока преобразования, триггера сигнала сбоя, триггера приема информации, четвертого элемента И - ИЛИ, третьего элемента И, регистра идентификаторов устройства, первый и второй выходы регистра формирования сигналов приема данных, третий и четвертый выходы сдвигающего регистра формирования сигналов приема команд, третий выход регистра команд ведомой ЭВМ, второй и третий выходы сдвигающего регистра управляющих сигналов выдачи байта основного состояния устройства и соответствующие линии первой группы входов образуют вторую группу выходов блока.