Устройство для сопряжения эвм с внешними устройствами

 

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах . Целью изобретения является сокращение аппаратурных затрат. Цель достигается тем, что в устройстве, содержащем блок управления, три регистра , три счетчика и два мультиплексора , первый-третий Информационные входы второго мультиплексора соединены соответственно с выходами первого и второго счетчиков и вторым выходом третьего регистра, второй вход которого соединен через вход устройства с выходом оперативной памяти ЭВМ. 1 з.п. ф-лы, 2 ил. .

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИН

1 11 4 G 06 F 13/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCH0MV СВИДЕТЕЛЬСТВУ е

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3931202/24-24 (22) 12.07.85 (46) 15.01.87. Бюл. В 2 (72) В.В. Восканян, В.М. Желинский, С.В. Тарасов и В.И . Шоломов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

И 913361, кл. С 06 F 3/04, 1980.

Авторское свидетельство СССР

У 847314, кл. G 06 F. 3/04, 1979. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С ВНЕШНИМИ УСТРОЙСТВАМИ (57) Изобретение относится к области вычислительной техники и может быть

„„SU„„12 А1 использовано в вычислительных системах. Целью изобретения является сокращение аппаратурных затрат. Цель достигается тем, что в устройстве, содержащем блок управления, три регистра, три счетчика и два мультиплексора, первый-третий информационные входы второго мультиплексора соединены соответственно с выходами первого и в горого счетчиков и вторым выходом третьего регистра, второй вход которого соединен через вход устройства с выходом оперативной памяти ЭВМ. 1 з.п. ф-лы, 2 ил.

1283782 2

Изобретенне относится к области вычислительной техники и может быть использовано н вычислительных системах.

Цель изобретения — сокращение аппаратурных затрат устройства. ,На фиг. 1 представлена блок-схема устройства; на фиг. 2 — функциональная схема блока управления.

Устройство 1, подключенное к процессору 2 и оперативной памяти 3 ЭВМ, содержит первый регистр 4, мультиплексоры 5 и 6, первый счетчик 7, блок 8 управления, третий счетчик 9, вторые регистр 10 и счетчик 11, третий регистр 12, соединенный с внешними устройствами 13.

Блок 8 управления образуют первый дешифратор 14, первый элемент И 15, второй элемент ИЛИ 16, сдвиговые регистры 17 и 18, первый регистр 19, первый 20 и шестой 21 элементы ИЛИ, вторые дешифратор 22 и регистр 23, первый элемент НЕ 24, четвертый элемент ИЛИ 25, элемент 26 нераннозначности, второй элемент И 27, счетчик

28, второй элемент НЕ 29, третий 30 и четвертый 31 элементы И, генератор

32 тактовых сигналов, пятый 33 и третий 34 элементы ИЛИ, линии 35-45 группы выходов блока управления и входы 46-48 блока управления.

Устройство работает следующим образом.

Операция ввода-вывода начинается по специальной команде от процессора 2, которая задается инструкцией ввода-вывода (например, "Начать ввод-нывод", Остановить ввод †выв" и др.). Код инструкции записывается в регистр 4.

По инструкции "Начать ввод-вывод" из оперативной памяти 3 адресное слово канала (АСК) записывается в счетчик 7. Затем следует обращение к оперативной памяти 3 командным словом канала (КСК) по адресу, хранящемуся в счетчике 7. КСК записывается в счетчике 9, регистре 10, счетчике 11 и регистре 12. Устройство 1 передает командное слово из регистра 12 во внешнее устройства 13.

Обмен данными между оперативной памятью 3 и внешним устройством 13 происходит в дна этапа: обмен данйыми последовательным кодом между внешним устройством 13 и устройстном I; обмен данными параллельным

Если код соответствует инструкции

"Остановить ввод-вывод", а также по окончании выполнения операции вводавынода в устройстве 1, сигнал ОВВ с кодом между устройством 1 и оперативной памятью 3.

Для обмена данными между устройством I и внешним устройством 13 служит регистр 12. При выводе данные из регистра 12 поступают во внешнее устройство 13. При вводе данные из внешнего устройства 13 поступают на регистр 12.

Обмен данными между устройством и оперативной памятью 3 происходит следующим образом: при выводе данных в оперативную память 3 через мультиплексор 5 передается адрес данных из счетчика 11, а из оперативной памяти 3 н регистр 12 передаются данные.

При вводе данных в оперативную память 3 через мультиплексор 5 передается адрес данных из счетчика

Il, а через мультиплексор 6 — данные из регистра 12.

По окончании выполнения операции ввода-вывода в устройстве 1, а также по инструкции процессора 2 "Остановить ввод-вывод" содержимое счетчиков 7 и 9, называемое словом состояния канала (CCK) через мультиплексор 6 записывается в оперативную память 3.

Одним из режимон работы устройстна I является работа в режиме зацепления по данным или команде, при этом блок 8 модифицирует адрес КСК

35 н счетчике 7 и производит запись нового КСК в счетчики 9 и 11 и регистры 10 и 12.

Блок 8 управления дешифрирует код инструкции, поступающий из регистра

40 4 по входу 46. Если код соответствует инструкции "Начать ввод-вывод11, сигнал НВВ с дешифратора 14 через элемент ИЛИ 20 поступает на регистр

19, который вырабатывает сигналы уп45 ранления мультиплексором 5 д я обращения в оперативную память 3 за АСК, и на вход триггера 32, где на линии

35 формируется сигнал загрузки счетчика 7 (ЗГ АСК), который через эле50 мент ИЛИ 33 поступает на сдвиговый регистр 18, вырабатывающий на линиях

37, 36 и 38 сигналы загрузки счетчиков 9 (ЗГСС) и 11 (ЗГАД) и регистров

10 (ЗГПР) и 12 (ЗГРС).

3 1г дешифратора 4 пли сигнал Конец программы (КПР) с выхода элемента

И 15 через элемент 11ЛИ 16 поступает на сдвиговый регистр 17, вырабатывающий сигналы управления мультиплексорами, которые через элементы

ИЛИ 20 и 21 и регистр 19 поступают на мультиплексоры 5 и 6 для записи содержимого счетчиков 7 и 9 (ССК) в память 3. Блок 8 по входам 48 и 47 анализирует содержимое счетчика 9 и регистра 10 на элементе И 15, дешифраторе 22, регистре 23, элементах ИЛИ 25, И 27, НЕ 29, И 31 и в конце цикла обмена многоразрядными данными, который обеспечивается счетчиком 28, вырабатывает в линиях 45 и 43 сигналы модификации адреса данных в счетчике 11 (+!АД) и количества слов в счетчике 9 (— 1СС) и обновляет по линии 38 данные в регистре

12 (ЗГРС).

Если в регистре 10 присутствуют признаки зацепления по данным (ЦД=1) или по команде (ЦК=1), блок 8 через элементы 26 и 30 по линии 44 модифицирует адрес КСК в счетчике 7 (+1АСК) и через элемент ИЛИ 33, сдвиговый регистр 18 и элемент ИЛИ 34 обеспечивает запись нового КСК в счетчики 9 и 11 и регистры 10 и 12. формула изобретeния

1. Устройство для сопряжения ЭВМ с внешними устройствами, содержащее три регистра, три счетчика, два мультиплексора и блок управления, группа выходов которого соединена со счетными входами с первого по третий счетчиков, управляющими входами первого и второго мультиплексоров и входами записи второго и третьего регистров и с первого по третий счетчиков, причем информационный вход первого регистра является входом устройства для подключения командного выхода процессора ЭВМ, а выход подключен к входу инструкции блока управления, первым и вторым входами признаков команд соединенного соответственно с выходами второго регистра и третьего счетчика, выходы второго и первого счетчиков соединены соответственно с первым и вторым HH% формационными входами первого мультиплексора, выход которого является выходом устройства для подключения адресного входа оперативной памяти

83782 4

ЭВМ, выход второго мультиплексора соединен с выходом устройства для подключения информационного входа оперативной памяти ЭВМ, информационные входы с первого по третий счетчиков и второго регистра образуют вход устройства для подключения выхода оперативной памяти ЭВМ, первые информационные вход и выход третьего

10 регистра образуют соответственно вход и выход устройства для подключения информационных выходов и входов внешних устройств, о т л и ч аю щ е е с я тем, что, с целью сокращения аппаратурных затрат устройства, первый, второй и третий информационные входы второго мультиплексора о подключены соответственно к выходам первого и третьего счетчиков и второ20 му информационному выходу третьего регистра, вторым информационным входом соединенного со входом устройства для подключения к выходу оперативной памяти ЭВМ.

2. Устройство по п.l, о т л и ч аю щ е е с я тем, что блок управления содержит два дешифратора, триггер, шесть элементов ИЛИ, два регистра, четыре элемента И, два сдвиговых регистра, два элемента НЕ, счетчик, генератор тактовых сигналов,и элемент неравноэначности, причем вход первого дешифратора является входом инструкции блока управления, первый выход которого соединен с информационным входом триггера и первым входом первого элемента HJIH, первый и второй входы первого элемента И соединены соответственно с первым и вторым входами признаков команд блока управления, а выход — с первым входом второго элемента ИЛИ, второй вход которого подключен ко второму выходу первого дешифратора, а выход— к информационному входу первого сдвигового регистра и через первый элемент НŠ— к первому входу второго элемента И, выходом соединенного с входом счетчика, выход которого подключен к первым входам третьего,и четвертого элементов И и третьего элемента ИЛИ, второй вход четвертого элемента И соединен через второй элемент НЕ к второму входу признаков команд блока управления и второму входу третьего элемента И, третьим входом подключенного к выходу элемента неравнозначности, первый и

l2837 второй входы которого соединены с первым входом признаков команд блока. управления, второй и третий входы второго элемента И подключены соответственно к первому, входу признаков команд блока управления и выходу четвертого элемента ИЛИ, информационный вход второго сдвигового регистра соединен с выходом пятого элемента ИЛИ, первым и вторым входами подключенного соответственно к выходу триггера. и третьего элемента И, первый выход второго сдвигового регистра соединен с первым входом шестого элемента ИЛИ и вторым входом третьего элемента ИЛИ, вторые входы шестого и первого элементов ИЛИ подклю— чены соответственно к первому и второму выходам первого сдвигового регистра, а выходы — соответственно к первому и второму информационным входам первого регистра, третий и чет32 6 вертый информационные входы которого соединены соответственно с. первым и вторым выходами первого сдвигового регистра, первый и второй входы чет" вертого элемента ИЛИ соединены соответственно с первым и вторым выходами второго регистра, первым и вторым входами соединенного соответственно с первым и вторым выходами второго дешифратора, вход которого подключен к первому входу признаков команд блока управления, четвертый вход второго элемента И и синхровход триггера соединены с выходом генератора тактовых сигналов, выходы триггера, третьего элемента ИЛИ, третьего и четвертого элементов И, первый и второй выходы второго регистра, с первого по четвертый выходы первого регистра и выход счетчика образуют группу выходов блока управления.

1283782

Составитель В. Вертлиб

Техред П.Олейник

Корректор С. Черни

Редактор Л. Пчолинская

Заказ 7443/48 Тираж 670

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4