Арифметико-логическое устройство со встроенной диагностикой

 

Изобретение относится к области вычислительной техники и может быть использовано в структурах систем обработки данных ЭВМ. Целью изобретения является упрощение устройства. В арифметико-логическое „устройство с встроенной диагностикой, содержащее арифметико-логический блок, регистры операндов, соединенные между собой входами-выходами устройства при помощи информационных и управляющих шин, введены дешифратор операции, узел управления сдвигов, узел индикации неисправного элемента и диагностический триггер входного переноса . Такое техническое решение цозволяет исключить управлякяаую память дпя хранения диагностических констант и сократить время выполнения диагностического теста. 2 з.п.ф-лы, 4 ил., 5 табл. (Л

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РКИБ ЛИК

„Я0„„1275426 A 1 (59 4 G 06 F 7 38

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОБУСНОМУ СВИДВТВ ВСТВУ (21) 3822671/24-24 (22) 10.12,84 (46) 07,12.86. Бюл, У 45 (72) В,А, Аверьянов, М,А. Верига, В,И. Овсянников и А.Г. Яловега (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 406197 ° кл. G 06 G 11/00, 1973.

Процессор центральный ЕС-2435.

Техническое описание Е 13.051.004ТО. ния является упрощение устройства, В арифметико-логическое устройство с встроенной диагностикой, содержащее арифметико -логический блок, регистры операндов, соединенные между собой входами-выходами устройства при помощи информационных и управляющих шин, введены дешифратор операции, узел управления сдвигов, узел индикации неисправного элемента и диагностический триггер входного переноса. Такое техническое решение позволяет исключить управляющую память для хранения диагностических констант и сократить время выполнения диагностического теста, 2 s.ï.ô-лы, с е

4 нл., 5 табл, (54) АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВ0 СО ВСТРОЕННОЙ ДИАГНОСТИКОЙ (57) Изобретение относится к области вычислительной техники и может быть использовано в структурах систем обработки данных ЭВМ. Целью иэобретеОПИСАНИЕ ИЗОБРЕТЕНИЯ

1 !27

Изобретение относится к вычислительной технике и может быть использовано в структурах систем обработки данных ЭВМ общего и специального назначения.

Цель изобретения — упрощение устройства, заключающееся в сокращении оборудования, затрагиваемого на хранение диагностических констант, а также получение функционально полной проверки.

На фиг,l изображена схема устройства; на фиг. 2 — схема узла выделения неисправного элемента; на фиг.3схема узла управления сдвигом; на фиг,4 — схема генератора тестов, Арифметико-логическое устройство со встроенной диагностикой содержит арифметико-логический блок I, регистры 2 и 3 первого и второго операндов, узел 4 вьщеления неисправного элемента, дешифратор 5 операции, узел 6 управления сдвигом, диагностический триггер 7 входного переноса, первый и второй мультиплексоры

8 и 9, генератор 10 тестов, выходные. шины 11 устройства, контрольный выход 12 устройства, информационные входы 13 устройства, шины !4 и 15 первого и второго диагностических операндов, шины 16 диагностического кода операции, шину 17 диагностического занесения, шину 18 сдвига, шину 19 счета, шину 20 сброса, вход 21 задания режима, вход 22 переноса, шину 23 разрешения сдвига, шину 24 управления переносом, шину 25 типа операции, выход 26, вход 27 записи, вход 28 запуска, вход 29 останова генератора, вход 30 кода операции.

Диагностируемый арифметико-логический блок 1 (фиг.l) содержит арифметико-логические элементы 31,1-31.N средней (большой) интеграции и элементов И-ИЛИ 32. Каждый арифметикологический элемент 31.1-31.N может состоять из одноразрядных арифметико -логических элементов 31.1.1

31.1.i, Данные на входы арифметикологических элементов поступают с выходов первого 2 и второго 3 регистров операндов, а результат обработки блока l поступает на информационный выход устройства 11 и на входы узла 4 выделения неисправного элемента для анализа содержимого информационных выходов устройства. Управление работой арифметико-логического

5426 1

5

35 блока 1 осуществляется посредством кода операции, поступающего с шины кода операции и с диагностических шин 16 операции.

Узел 4 вьщеления неисправного элемента (фиг,2) служит для указания неверно работающего арифметико-логического элемента 31.1 — 31.N и содер" жит сумматоры по модулю два 33.1

33.N-I, выходы которых через элементы ИЛИ 34,1 — 34,N-2 и И 35 поступают на контрольный выход 12 устройства к вход 29 генератора тестов соответст" венно.

Узел 6 управления сдвигом (фиг.3) служит для управления сдвигом в реги" страх 2 и 3 операндов, Узел 6 содержит четырехраэрядный счетчик 36, элементы НЕ 37, ИЛИ-НЕ 38, И-ИЛИ 39 и

И 40.

В качестве генератора тестов может быть использован блок микропрограммного управления (фиг,4), Для выработки диагностических пос" ледовательностей, представляющих со" бой код и тип операций, на шину 28 поступает сигнал для запуска генера» тора 41 импульсов, занесения нулевого адреса в регистр 42 адреса управляющей памяти и сброса триггера 43 и счетчика 44, которые формируют им" пульсы счета и сдвига. Генератор им" пульсов вырабатывает серию импульсоВ

С1-С4. По нулевому содержимому реги стра управляющей памяти при наличии

С! из управляющей памяти 45 выбирается код и тип первой проверя» емой операции арифметико-логического устройства, которая помещается в регистр 46 микрокоманд для выдачи в арифметико-логическое устройство с целью его диагностирования.

Кроме того, генератор тестов содержит элементы И 47-54 и элементы

И 55 и 56, Каждый следующий адрес управляющей памяти формируется из содержимого предыдущей микрокоманды, прочитанной из управляющей памяти. Для каждого кода операции импульсы счета и сдвига выдаются три или семь раз в зависимости от типа операции, а импульсы сброса и занесения — один раз. В случае обнаружения неисправ" ности в диагностическом арифметико" логическом блоке генератор импульсоВ останавливается по сигналу останова с шины 29.

426 4 функции сложения представляет собой последовательность длины Ь = 2 =8.

В этом случае производится перебор всех возможных значений входов (Z, Z., Х ) и следовательйо, этот тест

11 1 является полным, Если арифметико-логический блок разбить на байты (восемь информационных разрядов), то независимо от количества арифметикологических элементов в блоке 1 количество тестов для всего диагностируемого блока остается постоянным и равным восьми, В табл,2 приведен полный контролирующий тест для оцного байта, Исходная константа (7, Z Z, л 1 10 ° 611 60Ь Ь В 509 "a Ф Д0 9

Z 1 3 Z $ 721 Ф Zgp Z«7» ) поступает на входы каждого байта блока

1 с выходов регистров 2 и 3 операндов, а входной перенос С поступает с выхода диагностического триггера

7 через элементы И-P7IH 32@. Входная информация в режиме диагностики сдви гается восемь раз в регистрах 2 и 3 операндов, Следовательно, независимо от количества байтов в диагностируемом режиме каждый элемент 31.1.i арифметика-логического блока 1 подвергается полному контролирующему тесту, Рассмотрим операцию логического сложения Y = 7.. V Z.

1 10 1t

Поль1ый контролирующий тест для одноразрядного элемента представляет собой тест длиной L 2 4.

Таким образом, независимо от количества арифметико-логических элементов в арифметико-логическом блоке 1 количество тестов остается постоянным и равным четырем, так как при каждом циклическом сдвиге исходной информации в регистрах операндов 2 и 3 производится полный перебор вход-ных наборов, В табл,3 приведен полный контролирующий тест для одного байта.

Устройство работает следующим образом.

Каждый арифметико-логический элемент 31,1-31,N блока 1 (фиг.l) может быть представлен в виде одноразряд-. ных арифметико-логических элементов, на входи которых поступают информационные разряды 7., и Z; из регистров 2 и 3 операндов, Входной перенос

Х- подключается к выходному.перено- 15 су Х;, предыдущего элемента через элементы И-ИЛИ 32.1 — 32.N а выходы

Л

У; арифметико-логических элементов подключены к информационному выходу

11 устройства, Операция (сложение, вычитание, логическая операция И и т.д.), которую должен выполнить арифметико-логический элемент 31,1 (31.N) поступает на вход V с шин 16 опе1 рации, Полный контролирующий тест для одноразрядного арифметико-логического элемента 31.1.i при выполнении

Аналогичным образом можно рассмотреть каждую функцию, выполняемую диагностируемым блоком 1, и привести константы для этих функций, Арифметико-логическое устройство с встроенной диагностикой работает в двух режимах: рабочем и диагностическом, В рабочем режиме на вход 21 режима присутствует низкий потенциал, запрещающий выдачу диагностических з

Полный диагностический тест для проверки любой схемы должен содерh жать максимально 2 диагностических последовательностей, где n — количество входов схемы, Для полной проверки арифметико-логического элемента, приведенного на фиг.l, необходим мо задать 2 = 8 диагностических последовательностей для каждой арифметической операции, так как элемент име-10 ет три информационных входа для приема двух одноразрядных операндов и переноса из предыдущего разряда и и

2 = 4 диагностические последовательности для каждой логической опера- 15 ции, так как значение переноса для них безразлично, Элемент также имеет пять управляющих входов, которые позволяют задать 16 арифметических и 16 логических операций. Следовательно, 20 необходимо задать lбх8+1бх4=192 диагностические последовательности для полной проверки0элемента и хранить их в генераторе тестов, Для арифметических операций первоначально зане- 25 сенная последовательность, а затем

7 раз сдвинутая дает 8 различных последовательностей, аналогично для логических операций получаем 4 различные последовательности для каждой у0 операции. Первоначальная последовательность генерируется в дешифраторе

5 иэ кода и типа операции согласно табл,1.

5 1275 рого операндов. Сигнал переноса в ра10 ва может контролироваться различными

При обнаружении неисправности схемамы контроля работа устройства останавливается и запускается диагностический режим определения места неиспциал, и на входе 28 запуска поступает сигнал для запуска генератора 10 тестов, На выходе генератора 10 тестов формируются диагностические последовательности сигналов, представленные в табл.4 °

На шину 20 сброса выдается импульс

На шине 16 диагностического кода oneспособами (дублирование, предсказание контрольного разряда результата).

20 равности. С этой целью не входе 21 режима устанавливается высокий потен25 информационных и управляющих сигналов на входы арифметико-логического устройства и разрешающий выдачу кода операций с входа а кода операции и занесение операндов с входа 13 операндов по сигналу на входе 27 занесения в регистры 2 первого и 3 втобочем режиме поступает в устройство с входа 22. Арифметико-логическое устройство выполняет операцию, указанную кодом операции, и результат выдает на выходы 11 устройства, В рабочем режиме работа устройстсброса для гашения счетчика 36 сдвигов в узле 6 управления сдвигом и триггера 7 диагностического переноса, рации поступает код операции, а на шину 25 типа операции потенциал, определяющий арифметическую или логическую операции, Для арифметической операции узел 6 управления сдвигом выполняет семь сдвигов, после третьего сдвига сигнал переноса меняет свое значение из "0" в "1", Для логической операции выполняются три сдвига и значение переноса безразлично, Диагностические операнды формируются в дешифраторе 5 операции иэ кода операции согласно опи" санному выше методу построения тестов, Диагностические операнды из дешифратора 5 заносятся через шины 14 и 15 первого и второго диагностических операндов на вход арифметико-логи-. ческого блока по сигналу на шине 17 диагностического занесения в регистры 2 и

3 соответственно, Устройство выполняет указанную операцию над каждым байтом информации и результат поступает в

426 а узел 4, где побайтно сравнивается на сумматорах 33,1 — 33 Я-1 по модулю два. Результат сравнения поступает на элементы ИЛИ 34,1 — 34.М-2 и элемент И 35, которые формируют синдромы на выходах 12. В табл. 5 приведены синдромы, После занесения операндов в регистры 2 и 3 выдается импульс счета на шину 19, который устанавливает счетчик 36 в единичное состояние, и через элемент И-ИЛИ 39 на шине сдвига устанавливает потенциал разрешения сдвига, За импульсом счета следует сигнал сдвига по шине 18 сигнала сдвига. В регистрах 2 и 3 операнды сдвигаются на один разряд. Устройство описанным выше способом выполняет операцию над сдвинутым операндом.

Для арифметических операций сдвиг выполняется семь раэ. Однако по четвертому импульсу счета триггер 7 диагностического переноса устанавливает.ся в единичное состояние, и перенос в процессе работы со сдвинутыми операндами меняет свое значение иэ "0" в "1". Для логических операций сдвиг выполняется три раза. Перед занесением нового кода операций выполняется сброс счетчика 36 и триггера 7 диагностического переноса. По новому коду операции вырабатываются новые операнды в дешифраторе 5 и процедура, описанная вышее, повторяется. Количество диагностических кодов операций определяется количеством функций арифметико-логического устройства, которое оно выполняет в рабочем режиме.

Формула изобретения

1, Арифметико-логическое устройство со встроенной диагностикой, содержащее арифметико-логический блок, первый и второй мультиплексоры, генератор тестов, регистры первого и второго операндов, выходы которых подключены к первой и второй группам информационных входов арифметико-логическогЬ блока, выходы которого подключены к информационному выходу устройства, информационные входы которого подключены к первым информационным входам регистров первого и вто рого операндов, вход кода операции устройства подключен к первому информационному входу первого мульти75426 8 выходам арифметико-логического блока, второй вход переноса которого подключен к выходу диагностического триггера входного переноса, вход сброса диагностического триггера входно.-о переноса подключен к выходу сброса генератора тестов, группа выходов узла выделения неисправного элемента подключена к контрольному выхо10 ду устройства, 2, Устройство по п.1, о т л % ч аю щ е е с я тем, что узел управления сдвигом содержит счетчик, элемент ИЛИ-НЕ, элемент НЕ, элемент И

1 и элемент И-ИЛИ, причем первый и третий входы узла подключены сост" ветственно к входам разрешения и сброса счетчика, разрядные выходы которого соединены с входами элемента

g0 ИЛИ-НЕ, выход которого соединен с первым входом элемента И-ИЛИ, второй и третий входы которого соединены с выходами третьего и четвертого разрядов счетчика, второй вход узла соеди25 нен с четвертым входом элемента ИИЛИ и через элемент НŠ— с его пятым входом и первым входом элемента, И, второй вход которого соединен с выходом третьего разряда счетчика, выЗ0 ход первого разряда которого соединен с его счетным входом, выходы элемен" та И и элемента И-ИЛИ являются соответственно первым и вторым выходами узла, l2 плексора, выходы которого подключены к входу кода операции арифметико-логического блока, вход задания режима работы устройства подключен к входу управления режимом арифметико-логического блока, к входам управления режимом регистров первого и второго операндов, к управляющим входам первого и второго мультиплексоров, вход переноса устройства подключен к первому входу переноса арифметико-логического блока, вход "Строб записи" устройства подключен к первому информационному входу второго мультиплексора, выход которого подключен к входу разрешения записи регистров первого и второго операндов, а вход пуска устройства подключен к входу пуска генератора тестов, о т л и ч аю щ е е с я тем, что, с целью упрощения устройства, оно содержит дешифратор операций, узел управления сдвигом, узел выделения неисправного элемента и диагностический триггер входного переноса, установочный. вход которого подключен к первому выходу узла управления сдвигом, второй выход которого подключен к входам разрешения сдвига регистров первого и второго onерандов, а первый, второй и третий входы узла управления сдвигом подключены к выходам "счета", "типа операции" и "сброса" генератора тестов, информационный выход которого подключен к второму информа- З5 ционному входу первого мультиплексора и входу дешифратора операции, выходы которого подключены к вторым информационным входам регистров пер-. вого и второго операндов, а входы 40 сдвига регистров первого и второго операндов подключены к выходу сдвига генераторов тестов, выход занесения которого подключен к второму информационному входу второго мультиплек- сора, вход останова генератора тестов подключен к выходу узла выделения неисправного элемента, входы которого подключены к информационным

3. Устройство по п,1, о т л ич а ю щ е е с я тем, что узел выделения неисправного элемента содержит группу сумматоров по.модулю два, группу элементов ИЛИ, элемент И, причем входы узла попарно подключены к входам сумматоров по модулю два группы, прямые выходы которых попарно;" подключены к входам элемейтов ИЛИ группы, выходы которых образуют группу выходов узла, инверсные выходы сумматоров по модулю два группы соединены с входами элемента И, выход которого является выходом узла, 1275426

Операция код

P. * А

1 l

F- Г. 7В. с.

F, -AВ °

0010 А

O0 I I А.

F О !

0100 А

Р1 AiB) В

0lOI В.

F B.

j 1

01)0 А

F -А.9+ В.

i 1 1

Р * АЬ ! 1 1

Oil) А

F А. ЧВ

F * А;.(+)В

1001

F В. ! - i

1 1010 В

010) 0101

l0l l А

F..А В.

1 i i

00)1 0011

1100 А

Символическое обозначение функции.

0000 А

0001 А

Таблица ) Первый входной набор

0101 0101

001) 0011

0101 0101

0011 00)1

0101 0101

00 I 1 O0) 1

0101 0)01

OOII O01l

0101 0101

0O I! 00 1

O1O) 0101

0011 0011

0101 0)01

001) 00)!

0)01 010) 0011 0011

0)01 О101

0011 0011

0101 0101

0011 0011

0101 0101

l? 1 5 i 26

010! 010!

Р =А.V3. ! 1

0011 0011

110!

F. = А. ЧВ.

i i

0101 0101

0101 0101

1111 А

F. A: !

0101 А

0110 А

1001 А

1010 А

1100 1100

1100 А

FI. (A;ЧВ ) + А.В + С! 0

Р. = А. — В +эС.

i !

F =А +В. +Сi !

F. = (А. + В.) + АВ + С 0

1 1 1 I

Р. =А. +А. + C

В

1110 А!

1рополжение табл, !

0101 0101

0011 0011

0110 0011

1011 0010

0110 0011

0011 0110

0f10 1100

0110 1010

1100 0110

1010 1100

1275426 (Ч t c

1

D о о

I +

I и

СМ

r

I <1

1 4 „,! Гч

r о ( г I

F0 Гч

< оо

I а

la)

С>

-о со о ь

I — з а

r о

С) оо

Hler! j

à — -1

Ф с о

1 г — — —.т

DD — D,-- 3» о о — (- O- DD

3- Зо о! 275426

А В э

АВ

00

10

00

00

01

01

0l

10

00 0

01

00

10

01

0

0

0

0

1001

0

1001

° 0

0

0

0

0

0

1001 1

1001 0

1001 0

1001 0

1001 0

1001 0

1001 0

1001 0

1001 0

1001 0

1001 0

1001 0 1001 0

ААВВ АВ ВА

Р!. 0

0 1

1 0

16

Т.а .б..л и ц,а 3

Таблица 4

Арифиетический тип операции

1275426

0

0

Логический тип операции

0

0

0

0

Номер шины

К-1 К

4,3

Номер н исправн го элемента

Синдром

0 0

0 0

0

0 0

0

0 1

0

0

0 0 Гет зшибки 0 0

1 1 0

4 0 0

N1 0 0

1001 0

10(Ц 0

lll0 1

lll0 0

1110 0

1110 0

1110 0

1 I 10 0

1110 0

) l l0 0

)110 . 0

1 0

I 1

0 0

0 0

18

1)родолжение табл.4

Таблица 5

1 275й26

1275426

1275426 счел сФи8

Составитель и,. лазова

Техред Н. Глущеяко Корректор Г. Решетник

Редактор В. Иванова

Заказ 6561/40 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул., Проектная, 4.

Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой Арифметико-логическое устройство со встроенной диагностикой 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и предназначено для реализации узлов и устройств цифровых вычислительных машин

Изобретение относится к области автоматики и вычислительной техники и может быть использовано самостоятельно или совместно с ЭВМ для вычисления промежуточных результатов при обработке табличной информации по методу наименьших квадратов

Изобретение относится к вычислительной технике и может быть использовано для работы в составе мультипроцессора быстродействующих ЭВМ

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах и устройствах, работающих как в традиционной двоичной системе сч-исления, так и в знакоразрядной избыточной системе счисления с числами -Г, О, ll Целью изобретения является расширение области применения за счет возможности обработки операндов как при двоичном , так и знакоразрядном кодировании

Изобретение относится к вычислительной технике, в частности к устройствам сдвига и коммутации, и может быть применено в высокопроизводительных системах обработки информации

Изобретение относится к вычислительной технике и автоматике и может быть использовано при создании автоматических систем повышенной надежности , аппаратуры связи и многоканальных систем обработки информации

Изобретение относится к вьгчислительной технике и может быть использовано для работы в составе мультипроцессора быстродействующей элект ронно-вычислительной машины

Изобретение относится к вычислительной технике и может быть использовано дли работы в составе мультипроцессора , быстродействующих ЭВМ

Изобретение относится к области вычислительной техники и позволяет сократить время вычислений у -функций путем устранения операций умножения и деления

Изобретение относится к системам связи между главной и подчиненными станциями

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах

Изобретение относится к вычислительной технике и может применяться в системах управления в качестве спецвычислителя с целью принятия решений в условиях неопределенности, а также при оперативном управлении технологическими процессами по нечетким алгоритмам

Изобретение относится к вычислительной технике и может быть использовано в спецвычислителях для вычисления производных

Изобретение относится к области вычислительной техники и предназначено, в частности, для цифровой обработки массивов данных в реальном масштабе времени

Изобретение относится к электронно-вычислительной технике

Изобретение относится к области цифровой вычислительной техники и предназначено для моделирования комбинаторных задач при проектировании радиоэлектронной аппаратуры, автоматизированных систем управления и средств электронной вычислительной техники

Изобретение относится к системам обработки данных, которые осуществляют арифметические операции
Наверх