Устройство для синхронного радиоприема частотноманипулированных сигналов

 

Изобретение может использоваться в цифровой радиорелейной связи и обеспечивает повышение помехоустойчивости . Частотно-манипулированный сигнал через усилитель 1 поступает на смесители 4, 5, на другие входы которых подаются сигналы гетеродина 2 в квадратуре (сдвинутые на 90 по фазе квадратурным направленным ответвителем 3). При изменении знака передаваемой цифровой информации происходит взаимное инвертирование (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 Н 04 L 27/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (21 3910063/24 — 09 (22) 11.06.85 (46) 07.12.86. Вюл. ¹ 45 (72) В.В. Дегтярев, Д.А. Судник, С.Н. Левченко, Б.Е. Сергеев, А.Е. Лисин и В.Ю. Кроу (53) 621.394.62(088.8) (56) Европейский патент ЕПВ .№ 0070695, кл. Н 04 L 27/ 14, 1982. (54) УСТРОЙСТВО ДЛЯ СИНХРОННОГО РАДИОПРИЕМА ЧАСТОТНО-ИАНИПУЛИРОВАННЫХ

СИГНАЛОВ

„„SU„„1275787 41 (57) Изобретение может использоваться в цифровой радиорелейной связи и обеспечивает повьппение помехоустойчивости. Частотно-манипулированный сигнал через усилитель 1 поступает на смесители 4, 5, на другие входы которых подаются сигналы гетеродио на 2 в квадратуре (сдвинутые на 90 по фазе квадратурным направленным ответвителем 3). При изменении знака передаваемой цифровой информации происходит взаимное инвертирование

1275787 с сигналов в квадратурных каналах при сохранении разности фаз сигналов

90 . Со смесителей 4, 5 сигналы через соотв. фильтры 6, 7 нижних частот и усилители-ограничители 8, 9 поступают на блок 21 регистрации непосредственно и через соотв. элементы НЕ 12., 13 — ;ь 14 тактовых импульсов и на соотв. элементы дифференцирования 10, 11. Выделитель 14 тактовых импульсов выделяет тактовые импульсы только при смене знака информационного сигнала.

Вьделенные тактовые импульсы усредняются в блоке 15 тактовой синхронизации. С его выхода последовательИзобретение относится к радиосвязи и может быть использовано в цифровой радиорелейной связи.

Целью изобретения является повышение помехоустойчивости.

На фиг. 1 изображена структурная электрическая схема предложенного устройства, на фиг. 2 — структурная электрическая схема вьделителя тактовых импульсов, на фиг. 3 — структурная электрическая схема блока тактовой синхронизации и формирователя импульсов запрета, считывания и сброса, на фиг. 4 — структурная электрическая схема блока регистрации и решающего блока.

Устройство для синхронного радиорриема частотно-манипулированных сиг- налов содержит усилитель 1, гетеродин 2, квадратурный направленный ответвитель 3, первый и второй смесители 4 и 5, первый и второй фильтры 6 и 7 нижних частот, первый и второй усилители-ограничители 8 и 9, первый и второй элементы 11 и 12 дифференцирования, первый и второй элементы HE 12 и 13, выделитель 14 тактовых импульсов, блок 15 тактовой син— хронизации, формирователь 16 импульсов запрета, считывания и сброса первый, второй, третий и четвертый элементы И 17-20, блок 21 регистраность тактовых импульсов, а такжЕ удвоенная и учетверенная последовательности поступают на формирователь

16 импульсов запрета, считывания и сброса. Формирователь 16 совместно с элементами И 17-20 формирует соотв. сигналы для блока 21 регистрации и формирователя 23 выходного сигнала. В результате анализа сигна" лов, поступающих в одном тактовом интервале, в блоке 21 регистрации производится регистрация трех решений о знаке принимаемого сигнала.

Решающий блок 22 принимает окончательное решение о знаке информационного сигнала. 5 з.п. ф-лы, 4 ил. ции, решающий блок 22, формирователь 23 выходного сигнала.

Вьделитель тактовых импульсов со" держит элемент ИЛИ 24, первый и втоО рой фазовращатели на 90 25 и 26, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 27 и 28, первый и второй корректоры 29 и 30 формы импульсов, первый и второй элементы 31 и 32 дифференцирования.

Блок тактовой синхронизации содержит задающий генератор 33, управляемый делитель 34 частоты, элемент

35 управления, реверсивный счетчик

36, фазовый дискриминатор 37, первый, второй и третий делители 38-40 частоты на два.

Формирователь импульсов запрета, считывания и сброса содержит элемент

ИЛИ-НЕ 41, регистр 42 сдвига, первый и второй элементы И 43 и 44. Блок регистрации содержит первый, второй, третий и четвертый D-триггеры 45-48. д Решающий блок содержит первый, второй, третий, четвертый, пятый и шестой элементы И 49-54, и элемент

ИЛИ 55.

Устройство работает следующим

3О образом.

Частотно-манипулированный сигнал с входа устройства через усилитель 1 одиовременно подается на смесители

4 и 5. На эти же смесители через

1275787

3 квадратурный направленный ответвитель 3 сигналы в квадратуре {со сдвигом на 90 ) подаются от гетеродина 2. При этом частота гетеродина

2 устанавливается равной средней 5 частоте спектра принимаемого сигнала.

В результате преобразования на выходах смесителей 4 и 5 образуются сигналы, поднесущие частоты которых равны девиации частоты, а взаимный 1О сдвиг фаз равен 90 . При изменении знака передаваемой цифровой информации происходит взаимное инвертирование сигналов в квадратурных каналах при сохранении разности фаз сигна- 15 лов 90

Фильтры 6 и 7 нижних частот обес печивают частотную избирательность

20 и формирование огибающих по квадратурным каналам. Аналоговые сигналы с фильтров 6 и 7 нижних частот усилители-ограничителями 8 и 9 усиливаются и ограничиваются и таким об25 ,разом преобразуются в цифровую форму (импульсную форму) Эти сигналы непосредственно и через элементы

HE 12 и 13 подаются на блок 21 ре гистрации, на элементы 10 и 11 дифференцирования,которые вьфеляют дифференциалы передних и задних фронтов сигналов на вьщелитель 14 тактовых импульсов, который выделяет тактовые импульсы только при смене знака информационного сигнала. Эти импульсы И подаются на блок 15 тактовой синхронизации, который усредняет флюктуации выделенных тактовых импульсов и формирует последовательность тактовых импульсов сфазированных с инфор- 4О мационным сигналом, Эта последовательность тактовых импульсов, а также удвоенная и учетверенная последовательности подаются на формирова-. тель 16 импульсов запрета, считывания и сброса, который формирует сигнал запрета, подающийся параллельно на элементы И 17-20, сигнал считывания, подающийся на формирователь 23 выходного сигнала, и сигнал сброса, подающийся на блок 21 регистрации.

Эти сигналы формирователем 16 импуль1 сов запрета, считывания и сброса фазируются таким образом, чтобы зона запрета совпадала с зоной минимальных значений огибающих (с границами тактового интервала) сигналов в квадратурных каналах.

Ширина зоны запрета выбирается таким образом, чтобы за тактовый интервал, независимо от соотношения фаз принимаемого сигнала и колебаний гетеродина 2, обеспечить последующую обработку сигнала в блоке 21 регистрации только по трем фронтам сигналов в квадратурных каналах.

Практически ширина зоны запрета выбирается в зависимости от индекса модуляции. В случае, если индекс модуляции равен 2, (это является опти мальным по требованиям электромагнит,ной совместимости) зона выбирается ,равной 1/4 -. àêòîâîãî интервала. .Так как генератор передатчика (не ука зан), гетеродин 2 приемника и источник цифровой информации некогерентны, то запрет может произойти в любом элементе И 17-20.

Пусть в качестве примера запрет происходит в элементе И 20 (третий тактовый интервал сигнала). При этом дифференциал, совпадающий по времени с зоной запрета, не проходит через элемент И 20. Поэтому на блок 21 регистрации и любой тактовый m.тервал поступают с усилителей-ограничителей 8 и 9 прямые и инверсные сигналы и только три дифференциала из четырех с элементов И 17-20.

В результате анализа этих сигналов на одном тактовом интервале в блоке

21 регистрации производится регистрация трех решений о знаке принимаемого сигнала, которые хранятся в памяти этОго блока до начала следующего тактового интервала и одновременно передаются на решающий блок 22, который принимает окончательное решение о знаке информационного сигнала по следующему алгоритму: если к концу тактового интервала на четырех входах решающего блока 22 четыре или, три, или две "1", то принимается решение "1", в других случаях принимается решение "0". Этот сигнал подается на формирователь 23 выходного сигнала, на второй вход которого подается с формирователя 16 импульсов сигнал считывания. В результате,на выходе формирователя 23 выходного сигнала будет цифровой информационный сигнал, регенерированный по длительности и фазе. Затем в начале каждого тактового интервала сигналом сброса D-триггеры 45-48 блока 21 регистрации приводятся в исходное

1275787

S состояние. При этом считывание и сброс производится только в зоне запрета. Таким образом происходит работа устройства в течение каждого тактового интервала. 5

Формула из обретения.1. Устройство для синхронного радиоприемника частотно-манипулирован!

О ных сигналов, содержащее два элемен. та НЕ, гетеродин, выход которого соединен с входом квадратурного на". правленного ответвителя, первый выход которого подключен к первому

I5 входу первого смесителя, выход которого соединен с входом первого фильт. ра нижних частот, выход которого подключен к входу первого усилителяограничителя, усилитель, выход коЮ торого соединен с вторым входом первого смесителя и первым входом второго смесителя, выход которого подключен к входу второго фильтра нижних частот, второй усилитель-ограничитель, выход которого соединен с первым входом блока регистрации, второй вход которого подключен к выходу первого усилителя-ограничителя, отличающееся тем, что, /О с целью повьппения помехоустойчивости приема, в„него введены четыре элемента И, два элемента дифференци рования, формирователь выходного сигнала, формирователь импульсов запфЬта, считывания и сброса, блок тактовой синхронизации, выделитель тактовых импульсов и решающий блок, . выход которого соединен с первым входом формирователя выходного сигнала, второй вход которого подключен к первому выходу формирователя импульсов запрета, считывания.и сброса, входы которого подключены к выходам блока тактовой сйнхронизации, вход которого соединен с выходом выделителя тактовых импульсов, первый вход которого соединен с выходом первого усилителя-ограничителя, входом первого элемента НЕ и входом первого элемента дифференцирования, первый и второй выходы которого подключены к первым входам соответственного первого,и второго элементов И, выходы которых соединены соответственно с третьим и четвертым входами блока регистрации, пятый и шестой входы которого подключены к выходам соответственно третьего и четвертого элементов И, первые входы которых подключены к выходам второго элемен га дифференцирования, вход которого додключен к выходу второго усилителя-,ограничителя, второму входу выделителя тактовых импульсов и входу второго элемента НЕ, выход которого соединен с седьмым входом блока регистрации, восьмой вход которого подключен к второму выходу формирователя импульсов запрета, считывания и сброса, третий выход которого соединен с вторыми входами первого, второго, третьего и четвертого элементов И, выход первого элемента НЕ соединен с девятым входом блока регистрации, выходы которого подключены к входам решающего блока, второй выход квадратурного направленного ответвителя соединен с вторым входом второго смесителя, выход второго фильтра нижних частот соединен с входом второго усилителя-ограничителя.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что выделитель тактовых импульсов содержит элемент

ИЛИ, два элемента дифференцирования, два корректора формы импульсов, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый о и второй фазовращатели на 9О, выходы которых соединены с первыми входами соответственного первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с входами соответственного первого и второго корректоров формы импульсов, выходы которых соединены с входами соответственного первого и второго элементов дифференцирования> выходы которых подключены к соответствующим входам элемента ИЛИ, при этом входы первого и второго фазовращателей о на 90 соединены с вторыми входами соответственно второго и первого элементов ИСКЙОЧАЮЩЕЕ ИЛИ и являются первым и вторым входами .выделителя тактовых импульсов, выходом которого является выход элемента ИЛИ.

3. Устроиство по п ° 1 о т л ч а ю щ е е с я тем, что блок тактовой синхронизации содержит фазовый дискриминатор, реверсивный счет. чик, элемент управления, управляемый делитель частоты, три делителя частоты на два и задающий генератор„ выход которого соединен с первым входом управляемого делителя частоты, выход которого соединен с входом первого делителя частоты на два, первый выход которого соединен с входом вто— рого делителя частоты на два, выход которого соединен с входом третьего делителя частоты на два, первый и второй выходы которого через последовательно соединенные фазовый дискриминатор, реверсивный счетчик 10 и элемент управления подключены соответственно к второму и третьему входам управляемого делителя частоты, при этом третий вход фазового дискриминатора является входом блока t5 тактовой синхронизации, выходами которого являются первый и второй выходы первого делителя частоты на два, первый выход второго делителя частоты на два и втброй выход третье- 0 го делителя частоты на два.

4. Устройство по п, 1, о т л ич а ю щ е е с я тем, что формирователь импульсов запрета, считывания и сброса содержит два элемента И, д5 регистр сдвига иэлемент. ИЛИ-НЕ, выход которого соединен с первым входом регистра сдвига, второй вход которого подключен к первому входу первого элемента И, второй входкоторого соединен с первым входом второго элемента И и первым выходом регистра сдвига, второй выход которого является третьим выходом формирователя импульсов запрета, считывания и сброса, первым и вторым выходами которо3S го являются выходы соответственно второго и первого элементов И, первый вход первого элемента И, второй вход второго- элемента И и входы эле40 мента ИЛИ-НЕ являются входами формирователя импульсов запрета, считывания и сброса.

5. Устройство по п. 1, о т .л ич а ю щ е е с я тем, что блок ре1275737 гистрации содержит первый, второй, третий и четвертый D-триггеры, R-вход последнего соединен с S-входом третьего D-триггера, S-входом второго D-триггера и R-входом первого D-триггера, при этом П-вход вто рого D-триггера, D-вход первого

D-триггера, С-вход второго D-триггера, С-вход третьего D-триггера, С-вход четвертого D-триггера, С-вход первого D-триггера, D-вход третьего

D-триггера, R-вход первого D-триггера и D-вход четвертого D-триггера являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым, восьмым и девятым входами блока регистрации, выходами которого являются выходы первого, второго, третьего и четвертого D" триггеров.

6. Устройство по п. 1, о т л ич а ю щ е е с я тем, что решающий блок содержит шесть элементов И и элемент ЛИ, входы которого подключены к выходам первого, второго, третье

ro, четвертого, пятого и шестого элементов И, первый вход первого элемента И соединен с первым входом второго элемента И и первым входом третьего элемента И, второй вход которого соединен с первым входом четвертого элемента И, первым входом шестого элемента И, второй вход которого соединен с первым входом пятого элемента И и вторым входом второго элемента И, второй вход первого элемента И соединен с вторым входом четвертого элемента И и вторым входом пятого элемента И, при этом вто-. рой вход первого элемента И, первый вход второго элемента И, первый вход пятого элемента И и первый вход шестого элемента И являются входами решающего блока, выходом которого является выход элемента ИЛИ.

1? 75787

Составитель О.Геллер

Техред Я.Сердюкова

Корректор Г.Решетник

Редактор А.Шандор

Заказ 6582/58

Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4