Двунаправленный формирователь

 

Изобретение относится к области ,коммутационной вычислительной техники . Может быть использовано в интегральных цифровых и аналоговых микросхемах , например на МДП-структурах. Цель изобретения - повышение надежности и нагрузочной способности устройства - достигается введением второго триггера, дополнительных элементов ИЛИ-НЕ и магистральных элементов, а также за счет обеспечения большей устойчивости функционирования к разбросу величин емкостных нагрузок на выводах формирователя фронтов входных сигналов. Устройство содержит , первый триггер 1, элементы И-НЕ 2 и 3, элементы НЕ 4 и 5, второй триггер 6, элементы ИЛИ-НЕ 7-11, магистральные элементы 12 и 13. Предложенный формирователь срабатывает при большем разбросе фронтов входных сигналов по. сравнению с аналогом и позволяет снизить требования к устройствам , передающим информацию. 1 з.п. ф-лы, 2 ил. с «в (Л 1C ч оо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (Я> 4 Н 03 К 17/00 19/094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ройства — достигается введением второго триггера, дополнительных элементов ИЛИ-НЕ и магистральных элементов, а также за счет обеспечения большей устойчивости функционирования к раэбросу величин емкостных нагрузок на выводах формирователя фронтов входных сигналов. Устройство содержит первый триггер 1, элементы И-НЕ 2 и

3, элементы НЕ 4 и 5, второй триггер

6, элементы ИЛИ-НЕ 7-11, магистральные элементы 12 и 13. Предложенный формирователь срабатывает при большем разбросе фронтов входных сигналов по сравнению с аналогом и позволяет снизить требования к устройствам, передающим информацию. 1 з.п. ф-лы, 2 ил.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3922731/24-21 (22) 05,07.85 (46) 15.12.86, Бюл. Ф 46 (72) A ° И.Моторин, В.В.Теленков и В.P.Ñèçoâ (53) 621.382(088.8) (56) Авторское свидетельство СССР

N 898613, кл, Н 03 К 17/00, 20,05.80, Патент CU!A Ф 3769525,кл.307-254, 27.09.72. (54) ДВУНАПРАВЛЕННЬЙ ФОРМИРОВАТЕЛЬ (57) Изобретение относится к области .коммутационной вычислительной техники. Может быть использовано в интегральных цифровых и аналоговых микросхемах, например на МДП-структурах.

Пель изобретения — повышение надежности и нагрузочной способности устÄÄSUÄÄ 1277374 А 1

1277374

Изобретение относится к коммутационной вычислительной технике и может быть использовано в интегральных цифровых и аналоговых микросхе- мах, например на МДП-структурах. 5

Цель изобретения — повышение надежности и нагрузочной способности устройства путем введения в устройство второго триггера, дополнительных логических элементов И-ИЛИ HE 10 и магистральных элементов, а также за счет обеспечения большей устойчивости функционирования к разбросу величин емкостных нагрузок на выводах формирователя и фронтов входных 15 сигналов.

На фиг, 1 приведена логическая схема устройства; на фиг.2 — принципиальная схема магистрального элемента.

Устройство содержит первый триг- 20 гер 1, первый 2 и второй 3 элементы

И-НЕ, первый 4 и второй 5 элементы

НЕ, второй триггер 6, пять элементов

ИЛИ-НЕ 7 — t1 магистральные элементы 12 и 13. 25

Первый вывод 14 устройства подключен к объединенным между собой входу первого элемента НЕ 4, первым входам первого элемента И-НЕ 2, второго 8 и пятого 11 элементов ИЛИ-НЕ, ° а вто- ЗО рой вывод 15 соединен с входом второго элемента НЕ 5 и первыми входами второго элемента И-НЕ 3, третье.го 9 и четвертого 10 элементов ИЛИ НЕ. Выходы элементов НЕ 4 и 5 под- З5 ключены к входам первого элемента

ИЛИ-НЕ 7, выход которого подключен к входам сброса триггеров 1 и 6,, а выходы 1ретьего 9 и пятого 11 элементов ИЛИ-НЕ соединены соответст- 40 венно с установочными входами первого 1 и второго 6 триггеров, инверсные выходы которых подключены к вторым выводам соответственно четвертого 10 и второго 8 элементов ИЛИ-НЕ. Прямые 45 выходы первого 1 и второго 6 триггеров подключены к вторым входам соответственно второго элемента И-НЕ 3, пятого элемента ИЛИ-НЕ lt, первого элемента И-НЕ 2 и третье."о элемен- 50 та ИЛИ-НЕ 9. Выходы второго элемента И-НЕ 3 и четвертого элемента ИЛИНЕ 10 соединены соответственно с первым 16 и вторым 17 входами первого магистрального элемента 12, à 55 выходы первого элемента И-НЕ 2 и второго элемента ИЛИ-НЕ 8 подключены соответственно к первому 18 и второму 19 входам второго магистрального элемента 13 ° Выходы 20 и 21 магистральных элементов 12 и 13 соединены соответственно с первым 14 и вторым

15 выводами устройства.

Первый и второй магистральные элементы выполнены в виде последовательно соединенных дополнительных

МДП-транзисторов 22 и 23, стоки которых являются выходом соответствующего магистрального элемента, входами которого являю гся затворы тех же

ФЯП-транзисторов, истоки которых подключены соответственно к шине 24 питания и общей шине 25 устройства. Формирователь работает следующим образом.

В исходном состоянии на выводах

14 и 15 устройства поддерживается высокий уровень логической "1", например через внешний резистор от шины

24 питания. При этом через элементы

НЕ 4 и 5 и элемент ИЛИ-НЕ 7 на входы сброса триггеров 1 и 6 поступает сигнал, сбрасывающий триггеры в исходное состояние, на прямых выходах— уровни "0" и на инверсных. — уровни "1", При поступлении на один из выводов двунаправленного формирователя (для определенности на вывод 14) уровня

"0" на выходе элемента ИЛИ-НЕ 11 формируется уровень "1", и триггер 6 устанавливается следующим образом: на прямом выходе триггера формируется уровень логической "1", а на инверсном — уровень логического "0". На двух входах элемента ИЛИ-НЕ 8 формируются уровни логического "0", а на выходе — уровень логической "1" соответственно. Транзистор (n-канальный) 23 открывается, и на выходе 21 и выводе 15 формируется усиленный сигнал нулевого уровня, т.е. происходит передача сигнала с одного вы вода 14 устройства на другой вывод t5.

Соответствующий уровень логической с прямого выхода триггера 6 поступает на вход элемента ИЛИ-НЕ 9, блокируя тем самым передачу сигнала с вывода 15 двунаправленного формирователя на вывод 14.

При изменении сигнала с уровня "0" на уровень "1 " на выводе 14 на затворе транзистора 23 магистрального элемента 12 формируется "0", указанный транзистор закрывается. Соответственно на выходе элемента И-НЕ 2 формируется уровень "0" и открывается з 1277 транзистор 22, тем самым на короткий промежуток времени (на время установления уровня логической "1" плюс время сброса триггера 6) открывается укаэанный транзистор. При этом, чем больше величина емкостной нагрузки, тем больше время включения транзистора 22, Аналогично переключаются (при поступлении сигнала с вывода 15) пер- 10 вый триггер 1, элемент ИЛИ-НЕ 9,элементы ИЛИ-НЕ 10 и И-НЕ 3.

Таким образом, устройство позволяет значительно быстрее реагировать на изменение сигнала на одном из вы- 15 водов формирователя и при этом блокировать возмбжный сигнал на другом выводе, причем при различных по величине нагрузках на выводах устройства и при большом разбросе фронтов вход- 20 ных сигналов, и тем самым повысить надежность передачи сигналов.

Формула изобретения

1. Двунаправленный формирователь, содержащий первый триггер, первый и второй элементы И-НЕ, первый и второй элементы НЕ, входы которых соответственно соединены с первым и вто- З0 рым выводами двунаправленного формирователя, которые объединены с первыми входами соответственно первого и второго элементов И-НЕ, о т л и— ч а ю шийся тем, что, с целью повышения надежности и наГрузочной способности, в него введены второй триггер, пять элементов ИЛИ-НЕ и два магистральных элемента, выход первого элемента ИЛИ-НЕ, входы ко- 40 торого подключены к выходам элемен374 тов НЕ, соединен с входами сброса триггеров, вход первого элемента НЕ соединен с первыми входами второго и пятого элементов ИЛИ-НЕ, а вход второго элемента НЕ соединен с первыми входами третьего и четвертого элементов ИЛИ-НЕ, выходы третьего и пятого элементов ИЛИ-НЕ соединены соответственно с установочными входами первого и второго триггеров, инверсные выходы которых подключены к вторым входам соответственно четвертого и второго элементов ИЛИНЕ, прямые выходы тех же триггеров соедийены с попарно объединенными вторыми выводами соответственно пятого элемента ИЛИ-НЕ, второго элемента И-НЕ и третьего элемента ИЛИНЕ, первого элемента И-НЕ, выходы первого и второго элементов И-HE подключены к первым входам соответственно второго и первого магистральных элементов,.вторые входы которых подключены к выходам соответственно второго и четвертого элементов ИЛИ.—

НЕ, выходы первого и второго магистральных элементов подключены соответственно к первым и вторым выводам двунаправленного формирователя.

2. Формирователь по п.1, о т л ич а ю шийся тем, что первый и второй магистральные элементы выполнены в виде последовательно соединенных ИДП-транзисторов дополнительного типа проводимости, стоки транзисторов объединены и являются выходом магистральных элементов, входами которого являются затворы тех же МДП-транзисторов, истоки которых подключены соответственно к шине питания и общей шине.

1277374

ff(18J

Ф—

11(1У) Составитель В.Лементуев

ТехредИ.Попович Корректор А.Тяско

Редактор М. Петрова

Эаказ 6759/56 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-попиграфическое предприятие,г.ужгород,ул.Проектная,4