Формирователь импульсов на моп-транзисторах

 

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МОП- транзисторах в качестве формирователя командных и тактовых импульсов. Целью изобретения является повьшение быстродействия формирователя и уменьшение его входной емкости,- Для достижения цели в формирователь введены второй транзистор 10 в четвертый каскад и пятый каскад на транзисторах 11 и 12, Формирователь содержит также первьй каскад на транзисторах 1 и 2, второй каскад на транзисторах 3, 4 и 5, третий каскад на транзисторах 6 и 7, формирующий конденсатор В, четвертьй на транзисторах 9 и 10 шины: общуто 13, питания 14, входную 15 и выходную 16. По сравнению с базовым объектом предложенный формирователь обладает при равных токах потребления и емкостях нагрузки в 1,5 раза большим быстродействием и меньше нагружает источник входного сигнала. 1 ил. S (Л с: / i//rJ го оо О5 О5

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 03 К 19/094 5/01

ОПИСАКИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТНРЫТИЙ (21 ) 3819491/24-21 (22) 30.11.84 (46) 07.06.86. Бюл. ¹ 21 (72) В.Б. Буй, В.М. Животовский, А.М. Копытов и А.Г. Солод (53) 631.373.4 (088.8) (56) Авторское свидетельство СССР № 820618, кл. Н 03 К 19/08, 19?9.

Electronics, 1981, v. 1, 54, № 13, р. 128, 129. (54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ НА МОПТРАНЗИСТОРАХ (57) Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах íà МОПтранзисторах в качестве формирователя командных и тактовых импульсов.

Целью изобретения является повыше„„SU„„1236604 А 1 ние быстродействия формирователя и уменьшение его входной емкости. Для достижения цели в формирователь введены второй транзистор 10 в четвертый каскад и пятый каскад на транзисторах 11 и 12. Формирователь содержит также первый каскад на транзисторах 1 и 2, второй каскад на транзисторах 3, 4 и 5, третий каскад на транзисторах 6 и 7, формирующий конденсатор 8, четвертый на транзисторах 9 и 10 шины: общую 13, питания 14, входную 15 и выходную

16. По сравнению с базовым объектом предложенный формирователь обладает при равных токах потребления и емкостях нагрузки в 1,5 раза большим быстродействием и меньше нагружает источник входного сигнала. l ил.

1236604

Изобретение относится к импульсной технике и предназначено для работы в цифровых устройствах на МОПтранзисторах в качестве формирователя командных и тактовых импульсов. 5

Цель изобретения — повышение быстродействия устройства и уменьшение его входной емкости.

На чертеже приведена электрическая схема устройства.

l0

Формирователь импульсов на МОПтранзисторах содержит первый каскадпростой инвертор на транзисторах 1 и 2, второй каскад на транзисторах

3-5, третий каскад на транзисторах б и 7, формирующий конденсатор 8, четвертый каскад на транзисторах 9 и 10 пятый каскад на транзисторах

11 и 12, общую шину 13„ 14 питания, входную 15 и выходную 16 шины, причем истоки транзисторов 2, 5, 7, 10 и 12 соединены с общей шиной 13, стоки транзисторов 1, 3, 6„ 9 и 11 соединены с шиной 14 питания, затб

15 вор транзистора 5 соединен с входной шиной 15, а его сток с затворами транзисторов 2, 4, 6, 9 и 12 и истоком транзистора 4, сток транзис- . тора 4 соединен с истоком транзистора 3 и через формирующий конденсатор

8 соединен с истоком транзистора 6 и стоком транзистора 7, затворы транзисторов 3, 7 и 11 соединены со стоком транзистора 2 и объединенызатвором и истоком транзистора l, сток 35 транзистора 10 соединен с истоком транзистора 9 и выходной шиной 16, а его затвор соединен со стоком транзистора 12 и истоком транзистора 11. 40

Формирователь импульсов на МОПтранзисторах работает следующим образом.

В исходном состоянии на входной шине 15 присутствует сигнал с уров- 45 нем логической единицы, транзистор

5, а также транзисторы 3, 7, 10 и

11 открыты, а транзисторы 2, 6, 9 и

12 закрыты. На выходной шине присутствует сигнал с уровнем логичес- 50 кого нуля. Формирующий конденсатор

8 заряжен до напряжения источника питания.

Пусть и момент t на входной шине

15 формируется отрицательный перепад 55 сигнала к уровню логического нуля.

Транзистор 5 начинает запираться и потенциал его стока нарастает. Соответственно на выходе первого каскада — инвертора на транзисторах 1 и

2 происходит падение потенциала. Б момент времени 1 потенциала стока транзистора 2 становится ниже пороговых напряжений транзисторов 3, 7 и 11 и последние запираются. Одновременно включается ускоряющая положительная обратная связь, охватывающая через конденсатор 8 второй и третий каскады на транзисторах 3-7.

На стоке транзистора 5 формируется нара.стающее напряжение, амплитуда которого почти в два раза превышает напряжение питания. Это напряжение вызывает более полное отпирание транзисторов 9 и 12, способствуя ускоренному заряду емкости выходной шины 16 и разряду емкости транзистора

10 и, следовательно, его эапиранию.

На выходной шине устанавливается сигнал с уровнем логической единицы.

Поскольку формирующие бутстрапное напряжение второй и третий каскады в устройстве непосредственно к выходной шине не подключены, скорость нарастания этого напряжения оказывается вьипе, что способствует повышению общего быстродействия устройства, Кроме того, здесь вплоть до момента включения цепи ускоряющей обратной связи потенциал кочденсатора 8 поддерживается равным напряжению питания, что позволяет новысить амплитуду потенциала стока транзистора 5 и, тем самым, повысить быстродействие устройства эа счет более полного отпирания транзистора 9.

Обратное переключение формирователя происходит следующим образом.

Пусть в момент времени .д на входной шине формируется положительный перепад сигнала к уровню логической единицы. Б предшествующем состоянии транзисторы 5, 3, 7, 11 и 10 заперты, а транзисторы 2, б, 9 и )2 открыты. На выходкой шине — сигнал логической единицы. Транзистор 5 начинает отпираться и потенциал его стока уменьшается, а потенциал стока транзистора 2 инвертора возрастает.

Б момент времени t„ потенциал стока транзистора 5 достигает пороговых напряжений транзисторов 2, б, 9 и 12 и они закрываются. Нарастающий потенциал стока транзистора 2, достигнув пороговых напряжений транэисто1236604

35

Формула изобретения

Составитель С. Агеев

Техред И.Попович

Корректор Л. Пилипенко

Редактор Е. Папп

Заказ 3098/58

Тираж 816

ВНИИПИ Государственного комитета СССР па делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

-Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ров 3, 7 и 11, вызывает отпирание последних. Начивается процесс заряда емкости затвора выходного тран— зистора 10 через транзистор 11. Транзистор 10 открывается и разряжает емкость выходной шины 16, устанавливая на ней сигнал с уровнем логического нуля.

Повышение быстродействия переключения формирователя в состояние логического нуля на выходе происходит по двум причинам: заряд емкости затвора выходного транзистора 10 происходит через отдельный транзистор 11, размеры которого могут обеспечить !5 больший зарядный ток, и введение развязывающего пятого каскада между первым каскадом и инверторам и треть.им (выходным) каскадом позволяет повысить скорость нарастания потенциа- 20 ла стока транзистора 2, а следовательно„ ускорить процессы отпирания транзистора 11 и, в конечном итоге, транзистора 10.

Что касается уменьшения входной емкости формирования, то она обеспечивается за счет более полной развязки входной и выходной шин.

По сравнению с известным предлагаемое изобретение обладает при равных токах потребления и емкостях нагрузки в 1,5 раза большим быстродействием и меньше нагружает источник входного сигнала.

Формирователь импульсов на МОПтранзисторах, содержащий первый кас- 4а кад — простой инвертор, включенный между шиной питания и общей шиной, второй каскад на трех соединенньж последовательно по току транзисторах, у которых сток первого соединен с шиной питания, его затвор— са стоком ключевого транзистора первого каскада, затвор которого соединен с затвором второго транзистора, а исток третьего — с общей шиной, третий каскад на двух соединенных последовательно по току транзисторах, у которых сток первого соединен с шиной питания, его затвор — с истоком второго транзистора второго каскада, сток которого через формирующий .конденсатор соединен с истоком этого транзистора, исток второго соединен с общей шиной, а ега затвор — са стоком ключевого транзистора первого каскада, и четвертьпr к а cс:к а д нHа т р а нHз иHс тTоoрpеe, сток которого соединен с шиной питания, исток — с выходной шиной, а эатвор— с затвором второго транзистора второго каскада, о т л и ч а ю щ и йс я тем, что, с целью повышения ,быстродействия и уменьшения входной емкости, в него введены второй транзистор в четвертый каскад, у которого исток соединен с общей шиной, а сток — с выходной шиной, н пятый каскад на двух соединенных последовательна по току транзисторах, у которых сток первого соединен с шиной питания, ега затвор — со стоком ключевога транзистора первого каскада, исток второго — с общей шиной, его затвор — со стоком третьего транзистора втарого каскада, а сток — с затворам второго транзистора четвертого каскада, причем затвор третьего транзистора второго каскада соединен с входной шиной, а его сток — с затвором второго транзистора того же каскада.