Преобразователь уровней напряжения

 

ПРЕОБРАЗОВАТЕЛЬ УРОВНЕЙ НАПРЯЖЕНИЯ, содержащий двухтактный инвертор на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном включенный между первой шиной питания и общей шиной, и двухтактный повторитель, включенный между первой шиной питания и входной шиной, на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, затвор которого подключен к второй шине питания, к входной шине подключен затвор переключающего транзистора двухтактного инвертора, шину прямого выхода, к которой подключены стоки транзисторов повторителя и затвор нагрузочного транзистора двухтактного инвертора, и щину инверсного выхода, к которой подключены стоки транзисторов двухтактного инвертора и затвор нагрузочного транзистора повторителя , и два форсирующих р-канальных транзистора , сток первого из них соединен со стоком нагрузочного транзистора двухтактного инвертора, а сток второго - со стоком нагрузочного транзистора повторителя, отличающийся тем, что, с целью повышения надежности , в него введены четыре инвертора, вход первого инвертора соединен со стоком переключающего транзистора двухтактного инвертора, а выход - с входом второго инвертора и истоком второго форсирующего транзистора, выход второго инвертора соединен с затвором первого форсирующего тран (Л зистора, вход третьего инвертора соединен со стоком переключающего транзистора повторителя ,а выход - с входом четвертого инвертора и истоком первого форсирующего транзистора, выход четвертого инвертора соединен с затвором второго форсирующего транзистора. О) ю ел

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК усрц рь

13,",,:;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGHOMY СВИДЕТЕЛЬСТВУ

ВНБЛ :!О iYA

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3689541/24-21 (22) 0.01.84 (46) 15.07.85. Бюл. № 26 (72) В. В. Баранов, Ю. М. Герасимов, H Г. Григорьев, А. Н. Кармазинский, П. Б. Поплевин и Э. П. Савостьянов (53) 621.375.083 (088.8) (56) 1. Авторское свидетельство СССР № 558400, кл. Н 03 К 19/00, 1976.

2. Авторское свидетельство СССР № 790330, кл. Н 03 К 19/02, 1979. (54) (57) ПРЕОБРАЗОВАТЕЛЬ УРОВНЕЙ

НАПРЯЖЕНИЯ, содержащий двухтактный инвертор на двух транзисторах, нагрузочном р-канальном и переключающем и-канальном включенный между первой шиной питания и общей шиной, и двухтактный повторитель, включенный между первой шиной питания и входной шиной, на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, затвор которого подключен к второй шине питания, к входной шине подключен затвор переключающего транзистора двухтактного инвертора, шину прямого

„„яц„„167725 д

Н 03 К 19/094 выхода, к которой подключены стоки транзисторов повторителя и затвор нагрузочного транзистора двухтактного инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов двухтактного инвертора и затвор нагрузочного транзистора повторителя, и два форсирующих р-канальных транзистора, сток первого из них соединен со стоком нагрузочного транзистора двухтактного инвертора, а сток второго — со стоком нагрузочного транзистора повторителя, отличающийся тем, что, с целью повышения надежности, в него введены четыре инвертора, вход первого инвертора соединен со стоком переключающего транзистора двухтактного инвертора, а выход — с входом второго инвертора и истоком второго форсирующего транзистора, выход второго инвертора соединен с затвором первого форсирующего транзистора, вход третьего инвертора соединен со стоком переключающего транзистора повторителя,а выход — с входом четвертого инвертора и истоком первого форсирующего транзистора, выход четвертого инвертора соединен с затвором второго форсирующего транзистора.

1167725

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах.

Известно устройство, содержащее инвертор и повторитель, затвор управляющего транзистора которого подключен к дополнительной шине питания (1).

Недостаток этого устройства — низкое быстродействие.

Наиболее близким .по технической сущности к предлагаемому является быстродействующий преобразователь уровней напряжения на дополняющих МДП-транзисторах, содержащий двухтактный инвертор на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, включенный между первой шиной питания и общей шиной и двухтактный повторитель на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, затвор которого подключен к второй шине питания, включенный между первой шиной питания и входной шиной, к которой подключен также затвор переключающего транзистора инвертора, шину прямого выхода к которой подключены стоки транзисторов повторителя и затвор нагрузочного транзистора инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов инвертора и затвор нагрузочного транзистора повторителя, и два форсирующих р-канальных транзистора, первый из них подключен параллельно нагрузочному транзистору инвертора, а второй — параллельно нагрузочному транзистору повторителя, и два двухвходовых элемента ИЛИ с задержкой по первому входу, выход первого элемента ИЛИ подключен к затвору первого форсирующего транзистора, а его первый и второй входы — соответственно к шинам инверсного и прямого выхода, выход второго элемента ИЛИ подключен к затвору второго форсирующего транзистора, а его первый и второй входы — соответственно к шинам прямого и инверсного выхода (2j.

Недостаток известного устройства относительная сложность схемы.

Цель изобретения — повьппение надежности.

Поставленная цель достигается тем, что в преобразователь, содержащий двухтактный инвертор на двух транзисторах, нагрузочном р-канальном, и переключающем и-канальном включенный между первой шиной питания и

Общей шиной, и двухтактный повторитель, включенный между первой шиной питания и входной шиной на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, затвор которого подключен к второй шине питания, к входной шине подключен также затвор переключающего транзистора двухтактного инвертора, шину прямого выхода, к которой подключены стоки транзисторов повторителя и затвор нагрузочного транзистора двухтактного инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов двухтактного инвертора и затвор нагрузочного транзистора повторителя, и два форсирующих р-канальных транзистора, сток первого из них соединен со стоками нагрузочного транзистора двухтактного инвертора, а сток

5 второго — со стоком нагрузочного транзистора повторителя. введены четыре инвертора, вход первого инвертора соединен со стоком переключающего транзистора двухтактного инвертора, а выход — с входом второго

lO инвертора и истоком второго форсирующего транзистора, выход второго инвертора соединен с затвором первого форсирующего транзистора, вход третьего инвертора соединен со стоком переключающего транзистора повторителя, а выход — с входом четвертого

15 инвертора и истоком первого форсирующего транзистора, выход четвертого инвертора соединен с затвором второго форсирующего транзистора.

На чертеже представлена электрическая принципиальная схема быстродействующего преобразователя уровней напряжения на дополняющих МДП-транзистора.х.

Преобразователь содержит двухтактный инвертор 1 на двух транзисторах, нагрузочном р-канальном транзист".,ðå 2 и переключающем п-канальном транзисторе 3, включенный между первой шиной 4 питания и общей шиной 5, двухтактный повторитель 6, включенный между шиной 4 и входной шиной 9 на двух транзистора.х, нагрузочном р-канальном 7 и переключающем и-канальном 8 к входной шине подключен также затвор транзистора 3, шину прямого выхода 10, подключенную к стокам транзисторов

7 и 8 и к затвору транзистора 2, шину инверсного выхода 11, подключенную к стокам транзисторов 2 и 3 и к затвору транзистора 7, 35 к стокам транзисторов 2 и 7 подключены соответственно стоки форсирующих транзисторов 12 и 13, инверторы 14 — 17, вход инвертораИ соединен с шиной 11, а выход— с входом инвертора 15 и истоком форсируюгцего транзистора 13, выход инвертора ! 5 соединен с затфором форсирующего транзистора 12, вход иывертора 16 соединен со стоком переключающего транзистора 8, а выход — с входом инвертора 17 и истоком форсирующего транзистора 12, выход инвер4 тора 17 соединен с затвором форсирующего транзистора 13.

Преобразователь работает следующим образом.

В исходном состоянии на входной шине 9 напряжение соответствует логическому «О».

Тогда транзисторы 8 и 2, открыты, а транзисторы 3 и 7 закрыты. При этом на прямом выходе 10 поддерживается уровень логического «О», а на инверсном выходе 11 логической « !».

При изменении напряжения на входной шине 3 с логического «О» на логическую

«1» переключающий транзистор 3 открывается, а транзистор 8 закрывается по истоку.

1167725

Составитель A. Кабанов

Редактор И. Ковальчук Техред И. верес Корректор A. Тяско

Заказ 4444/53 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, K — 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Напряжение на инверсном выходе начинает уменьшаться с уровня напряжения шины 4 до уровня логического «О». Последнее возможно благодаря тому, что крутизны нагрузочных транзисторов 2 и 7 выбираются значительно меньше крутизны транзисторов 3 и 8

Уменьшение напряжения на инверсном выходе 11 приводит к переключению инвертора 14.

В результате открывается форсирующий транзистор 13, и напряжение на прямом выходе 10 повышается до уровня напряжения на шине. После переключения инверторов 16, 17 на затворе форсирующего транзистора 13 устанавливается высокий уровень напряжения и транзистор закрывается. Поскольку после переключения инверторов 15 и 16 напряжения на затворе, истоке и стоке форсирующего транзистора 12 становятся равными логическому «О», то транзистор 12 также закрыт. Таким образом, после переключения преобразователя оба форсирующих транзистора оказываются закрытыми, что позволяет обеспечить последующее переключение преобразователя при подаче уровня логической «1» на входную шину 9. Уровеыь напряжения на прямом выходе 10 поддерживается с помощью открытого нагрузочного транзистора 7.

При изменении напряжения на входной шине 9 с логической «1» на логический «О» переключающий транзистор 3 закрывается, S а транзистор 8 — открывается. Напряжение на прямом выходе начинает уменьшаться с уровня напряжения шины 4 до уровня логического «О». Уменьшение напряжения на прямом выходе 10 приводит к переключению инвертора 16. В результате открывается форсирующий транзистор 12, и напряжение на инверсном выходе повышается до уровня напряжения на шины питания.

Технико-экономические показатели п реобразователя заключаются в том, что при изготовлении по КМДП технологии с пороговыми напряжениями и-канальных транзисторов 0,5 — 1,0 В устройство обеспечивает преобразование уровня логической «1» величиной )2,0 В в уровень логической «1» величиной 9 — 15 В за такое же время как и в про20 тотипе, однако содержит на шесть транзисторов меньше, что позволяет (на 18 — 20Я) уменьшить площадь, занимаемую преобразователем на кристалле.

Преобразователь уровней напряжения Преобразователь уровней напряжения Преобразователь уровней напряжения 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике

 

Наверх