Постоянное запоминающее устройство с перезаписью информации

 

Изобретение относится к вычислительной технике и может быть использовано в постоянных запоминающих устройства.ч с перезаписью информации. Целью изобретения является уменьшение потребляемой мощности . Поставленная цель достигается введением дополнительных блоков 14 ключей и элементов 17, 18, 19 ИЛИ-НЕ, что позволяет уменьшить ток, потребляемый дешифраторами 3, 6. Уменьшение емкости разрядных шин 5, подключенных к усилителям 10, позволяет сделать схему более устойчивой к воздействию помех. 1 ил., 1 табл. ГС 00 со 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК д 1) g G 11 С 17 00 ««. « «

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

«

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3577787/24-24 (22) 15.04.83 (46) 23.12.86. Бюл. ¹ 47 (72) С. А. Филатов, Л. Г. Лихацкий и В. С. Шубин (53) 681.327.6 (088.8) (56) Патент Вел икоб рита ни и ¹ 1523744, кл. G 1 С 7/00, опублик. 1978.

Патент США № 4094012, кл. G 1! С 11/40, опублик. 1978. (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО С ПЕРЕЗАПИСЬЮ ИНФОРМАЦИИ

ÄÄSUÄÄ 1278978 (57) Изобретение относится к вычислительной технике и может быть использовано в постоянных запоминающих устройствах с перезаписью информации. Целью изобретения является уменьшение потребляемой мощности. Поставленная цель достигается введением дополнительных блоков 14 ключей и элементов 17, 18, 19 ИЛИ-НЕ, что позволяет уменьшить ток, потребляемый дешифраторами 3, 6. Уменьшение емкости разрядных шин 5, подключенных к усилителям 10, позволяет сделать схему более устойчивой к воздействию помех. 1 ил., 1 табл.

1278978

31огический уровень Состояния выходов дешифратора 6 на шинах

22 23

0 — Дешифратор отк.гючен

Быбирается одна из строчных шин 7 в зависимости от кола адреса Hà oõîã;kkûõ ши—

kkclX Я

1 — выходы в третьем состоя:-ии

Изобретение относится к вычислительной технике и может быть использовано в постоянных запоминающих устройствах с перезаписью информации (ППЗУ).

Цель изобретения — — уменьшение потребляемой мощности ППЗУ.

На чертеже изображена функциональная схема ППЗУ.

Г1Г1ЗУ содержит накопители 1, блоки 2 столбцовых ключей, дешифраторы 3 столбцов и разрядные шины 4 и 5, дешифраторы 6 строк, строчные шины 7, входные шины 8 и 9 дешифратора строк и дешифратора столбцов, усилители записи/считывания 10, выходные шины 11 устройства, блоки 12 записи, шину !3 записи, дополнительные блоки 14 ключей, выходы 15 которых соединены с входами блоков 2, первук) группу адресных шин 16, элементы ИЛИ-НЕ 17-—

19, управляющую шину 20 блоков 12 записи, В режиме считывания на адресные шины 16 поступает высокий и низкий уровень напряжения в соответствии с кодом адреса.

Блок 14 отключается, если на его входных шинах 16 потенциал низкого уровня, и дешифратор 3 столбцом разряжает все шины

15, кроме одной, в соответствии с адресами 8. Разрядные шины 5 подключены через блоки 2 к разрядным шинам 4 выбранного накопителя 1. Остальные блоки 14 ключей поддерживают потенциал низкого уровня на шинах 15, и блоки 2 клк>чей закрыты.

На одну из шин 21 поступает логическая единица, а на другую — логический нуль. С выходов элементов ИЛИ-НЕ 17 и 18, подсоединенных к шинам !6 с потенциалом низкого уровня, поступает инвертированный сигнал по отношению к логическим уровня на шинах 21.

Таким образом, на управляющие шины 22 и 23 дешифратора 6 строк, относящегося к выбранному накопителю, поступает логическая единица (например, по шине 22) и логический нуль (шина 23). ГГешифратором 6 строк, в соответствии с кодом на шинах 8, заряжается одна выбранная строка 7. вторую группу адресных шин 21 (прямых и инверсных), управляющие шины 22 и 23.

Устройство работает следующим образом.

В невыбранном режиме (режиме хранения) на шины 16 поступает потенциал логической единицы, на прямую и дополнительную к ней шины 21 кода младшего разряда адреса 21, образующие первую группу адресных шин, подают потенциал логического нуля (или логической единицы), на

10 шину 13 записи в режиме считывания и хранения поступает потенциал, уровень которого ниже напряжения, необходимого для записи информации, и по крайней мере равный напряжению питания устройства.

l5

На шинах 15, 20, 22 и 23 устанавливается низкий уровень напряжения, в результате блоки 12 отключены от шины 1,3. Состояния выходов дешифратора 6 в зависимости от уровня потенциала ka управляк>щих шинах

22 и 23 приведены в таблице.

Так как входы остальных элементов

ИЛИ-НЕ 14 и 15 соединены хотя бы с одной из шин !6, на которой уровень логической единицы, на выходах этих элементов логические нули, и на ckðî÷kkkkõ шинах 7 соот4О- ветствующих деши<рраторов остается потенциал, близкий по уровшо к потенциалу строк в режиме хранения.

Таким образом, происходит считывание информации, хранимой элементами памяти, находящимися на пересечении выбранной шины 7 выбранного накопителя 1 и разрядных шин 4, соединенных через блоки 2 ключей с разрядными шинами 5 и подключенных к усилителям !0.

В режиме записи устройство работает аналогичным образом, отличие голько в том, что на шину 13 записи поступает высокое программирующее напряжение. При этом на выход 20 третьего элемента И. 1 И- HF 19 выбранного накопителя 1 от шины 13 записи поступает программирующее напряжение, и

55 через олоки 2 записи на выбранную шину 7 поступает напряжение записи. На шинах 20 всех остальных элементов ИЛИ-НЕ 19 уровень потенциала соответствует логическому

1278978

Формула изобретения

Составитель Л. Амусьева

Техред И. Верес Корректор О. Луговая

Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и от крытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор В. Данко

Заказ 6847/54 нулю и на шины 7 невыбранных дешифраторов 6 и 3 строк и столбцов напряжение записи не проходит.

Постоянное запоминающее устройство с перезаписью информации, содержащее накопители, блоки ключей, входы каждого из которых соединены с выходами соответствующего дешифратора столбцов, а выходы с входами усилителей считывания, дешифраторы строк, выходы каждого из которых подключены к строчным шинам соответствующего накопителя и выходам блока записи, входы которого являются информационным входом устройства, а выходы подключены к выходам соответствующих деш ифратора строк и дешифратора столбцов, выходы усилителей считывания являются выходами устройства, отличающееся тем, что, с целью уменьшения потребляемой мощности устройства, в него введены дополнительные блоки ключей и элементы ИЛИ-НЕ, первые и вторые входы которых объединены с входами дополнительных блоков ключей и являются»ервой группой адресных шин, третьи входы первых и вторых элементов ИЛИ-HE объединены соответственно и являются второй группой адресных шин, а выходы соединены с управляющими шинами соответствующего дешифратора строк, выходы третьих элементов ИЛИ-НЕ подключены к управляющей шине блоков записи.