Устройство для сопряжения микроэвм с внешним устройством

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах обработки данных .для управления обменом между внешним устройством и микроэвм. Целью изобретения является расширение класса решаемых задач путем обеспечения дополнительных режимов работы устройства. ЦеЛь достигается тем, что в устройство, содержащее блок синхронизации, блок врода-вывода, тактовый генератор, два регистра информации-и блок дешифрации управляющей информации, введены регистр состояния, мультиплексор , триггер режима, коммутатор и два элемента И. 6 ил., 1 табл.

*Щ

СОЮЗ СОВЕта <ИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (!1) (51) 4 G 06 F 13/)О

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3908681/24-24 (22) 10.06.85 (46) 15.01 87. Бюл. Ф 2 (72) Н.Ф. Сидоренко, С.Н. Ткаченко, Г.Н. Тимонькин, В.С. Харченко и Б.В. Остроумов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

734657, кл. G 06 F 3/04, 1978.

Авторское. свидетельство СССР

М 941980, кл. G 06 F 3/04, 1978. (54) УСТРОЙСТВО ДДЯ СОПРЯЖЕНИЯ МИКРОЭВМ С ВНЕШНИМ УСТРОЙСТВОМ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах обработки данных .для управления обменом между внешним устройством и микроЭВМ. Целью изобретения является расширение класса решаемых задач путем обеспечения дополнительных режимов работы устройства. Це)!ь достигается тем, что в устройство, содержащее блок синхронизации, блок ввода-вывода, тактовый генератор, два регистра информации и блок дешифрации управляющей информации, введены регистр состояния, мультиплексор, триггер режима, коммутатор и два элемента И. 6 ил., 1 табл.!

283780, Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки данных для управления обменом между внешним устройством и микропроцессорной ЭВМ.

Цель изобретения — расширение класса решаемых задач за счет обеспечения дополнительных режимов работы устройства. !О

На фиг. 1 приведена блок-схема устройства; на фиг. 2-6 — функциональные схемы блока синхронизации, блока ввода-вывода, тактового генератора, регистра состояния и де!

5 шифратора управляющей информации.

Устройство содержит блок l синхронизации, блок 2 ввода-вывода, тактовый генератор 3, первый 4 и второй 5 регистры информации, регистр

6 состояния, блок дешифрации 7,управляющей информации, мультиплексор

8, триггер 9 режима, коммутатор 10, второй 11 и первый 12 элементы И, шины группы информационных входоввыходов 13 блока 2, адресно."управляющие шины !4 микроЭВМ, группу выходных информационно-управляющих шин 15, группу входных информационно-управ- 30 ляющих шин !6 внешнего устройства, шины 17 синхронизации и пребывания микроЭВМ, вход 18 управления выводом информации, шины 19 группы входов, линию 20 входа управления вводом и шины 21 группы выходов блока 2, линию 22 выхода останова, линии 23, 24 и 25 третьего, второго и первого

25 выходов управления обменом блока

1, линии 26 и 27.1 первого входа останова и входа пуска тактового генератора 3, линию 27.2 выхода записи маски блока 7, линии 28.1 и 28.2 первого и второго выходов тактового генератора 3, линии 29 и 30 группы выходов и выхода старшего разряда регистра 4, линии 31 и 32 группы выходов и выхода старшего разряда регистра 5, линии 33 и 34 третьей и первой групп инфоРмационных входов, линии

35 первой группы выходов, линию 36 выхода запроса прерывания, линии 37 и 38 второй группы информационных входов и второй группы выходов регистра 6, линии 39-41 входов собст— венного адреса, выдачи и приема ин— формации блока 7, линию 42 входа запроса обмена блока 7, линии 43-49 вы. ходов управления контролем и рабочим режимом первого и второго выходов управления приемом информации, выхода ответа и первого и второго выходов управления диаграммой синхронизации блока 7, информационную линию 50 шин

15, линко 51 нулевого выхода триггера

9 и информационную линию 52 шин 16.

Блок синхронизации состоит из счетчика 53, первого 54 и второго 55 триггеров, первого 56, второго 57 и третьего 58 элементов И, первого 59 и второго 60 элементов ИЛИ, первого

6! и второго 62 формирователей импульсов (одновибраторов), генератора 63 кода "Шестнадцать" и выходов

64 счетчика 53.

Блок 2 ввода-вывода образуют первый 65 и второй 66 узлы магистральных усилительных элементов. Тактовый генератор 3 выполнен на триггере

67, генераторе 68 тактовых импульсов и элементе ИЛИ 69. ,Регистр 6 состояния образуют регистр 70, состоящий из разрядов 70.170.5, первый 71, второй 72 и третий

73 элементы И, элемент ИЛИ 74, шифратор 75, входы первого 76.1 и второго 76.2 разрядов группы входов 34, выходы первого 77.1 — третьего 77.3 разрядов группы входов 35, входы первого 78.1 и второго 78.2 разрядов группы входов 33 и выходы четвертого

79.1 и пятого 79.2 разрядов группы выходов 35.

Блок 7 дешифрации управляющей информации содержит первый дешифратор

80, второй дешифратор 81 группу 82 эпементов И, включающую элементы И

82.1-82.7, элемент И 83,первый 84, второй 85, третий 86, четвертый 87 и пятый 88 элементы ИЛИ, формирователь 89 импульса (одновибратор), первый 90 и второй 91 элементы задержки, первый 92.1 — одиннадцатый 92.1! выходы дешифратора 80 и выходы первого 93.1 — четвертого 93.4 разрядов группы выходов 37 блока 7, 1

Устройство предназначено для сопряжения микроЭВМ с внешним устройством (объектом контроля). При этом предполагается, что формат кода данных микропроцессора микроЭВМ, например, байт, меньше, чем формат кода данных внешнего устройства. Согласно описанию устройства предполагается разрядность кода данных внешнего устройства два байта (шестнадцать разрядов). Кроме того, объект контро1283780 ля может осуществлять обмен только в последовательном коде. Таким образом, устройство обеспечивает обмен даннымн между микропроцессором и внешним устройством, например объектом контроля, асинхронно. Предполагается также, что логика управления интерфейсом и логика квинтирования построены, например, для микропроцессора типа К580, причем микропра- 10 цессор после обращения к данному устройству переходит в состояние ожидания до получения сигнала Ответ 1 „ с линии 47, который инициирует восстановление состояния готовности 15 микропроцессора, в результате чего он переходит к следующему такту своего машинного цикла. Этим обеспечивается согласование работы микропроцессора и данного устройства. 20

Блок 1 синхронизации предназначен для управления диаграммой обмена, счетчик 53 — для отсчета числа разрядов последовательного кода в ?5 процессе обмена и контроля функционирования устройства. На выходах

64.1 и 64.2 появляются сигналы при поступлении на счетный вход по линни 28.1 шестнадцатого н тридцать второго импульсов соответственно.

Триггер 54 в единичном состоянии задает режим выдачи на объект последовательного кода по инициативе микропроцессора. Триггер 55 в единичном

35 состоянии разрешает прием последовательного кода через коммутатор 10 в регистры 4 и 5. Генератор 63 кода

"Шестнадцать" .предназначен для установки счетчика 53 в состояние, соответствующее поступлению шестнадцатого тактового импульса. Блок 2 вводавывода осуществляет нодключенне шин

19 (выходов 211 к магистрали (входамвыходам) 13. Тактовыи генератор 3 45 предназначен для выработки последовательности тактовых импульсов на линию 28.1, а также для выдачи сигнала блокировки на линию 28.2 H . элементы И 82. 1-82.7 и 83 блока 7. Этот 50 сигнал запрещает восприятие команды от микропроцессора, если устройство осуществляет обмен с объектом и находится в режиме контроля. Таким образом, укаэанный сигнал обеспечивает защиту устройства от ошибок в программе обмена. Регистры 4 и 5 предназначены для приема и.хранения первого и второго байтов информации соответственно. Использование двух регистров обусловлено несовпадением форматов данных для обмена с микропроцессором (байт) и с объектом (два байта). Регистр 6 состояния (фиг.5) служит для хранения слова состояния устройства в процессе функционирования. Единичное, состояние разрядов

70.1, 70.2 и 70.3 соответствует мас" кированню программы и признакам ro oa ocти младшего и старшего байтов информации в регистрах 4 и 5. Разряды 70.4 и 70.5 регистра 70 предназначены для хранения кода режима функционирования для передачи его через группу выходов 16 на объект управления. С выхода 77.2 при отсутствии признака маскирования снимается сигнал готовности младшего и старшего байта информации. Линия

36 используется для выдачи сигнала прерывания в микропроцессор. Микропроцессор может взаимодействовать с предлагаемым устройством в син-. хронном или асинхронном режимах.

Прн этом синхронное взаимодействие осуществляется путем обращения микропроцессора к устройству, что может выполняться с предварительной проверкой слова состояния путем считывания его нз регистра 6 или без нее. Однако при такой дисцилине взаимодействия снижается производительность системы в целом, так как необходимы затраты времени на анализ слова состояния или возможно появление связывающей блокировки (ожидание) микропроцессора на данном устройстве до перехода его в состояние готовности к обмену с микропроцессором (снятие сигнала с пинии 28.2). При асинхронном взаимодействии иницииатором взаимодействия является устройство, вырабатывающее сигнал прерывания на линию 36. Блок 7 дешифрации управляющей информации предназначен для формирования сигналов настройки элементов и узлов устройства на соответствующий режим функционирования.

Выходы 92.2 и 92.3 управляют через линии 34 мультиплексором 8 в соответствии со следующей таблицей.

Приведенная таблица отражает и алгоритм функционирования мультиплексора 8.

Элемент ИЛИ 86 предназначен для формирования сигнала Ответ" в микропроцессор, который свидетельствует

1283780

5 о. выполнении предписываемой кодом на входах D, А, В, С,и Е дешифрато\ ра 80 операции. Этот сигнал задерживается элемептом 91 задержки на время, равное максимальной длительности операций, задаваемых соответствующи" ми сигналами .на входах элемента ИЛИ

86, Элемент ИЛИ 87 предназначен для формирования сигнала рабочих режимов на линии 44 блока 7. Элемент ИЛИ 88 формирует на линии 27.1 сигнал включения тактового генератора 3. Элемент

90 задержки предназначен для задержки начала обмена с объектом, инициируемого сигналом с выхода одновибратора 89, на время записи в счетчик

53 кода с выхода генератора 63. Триггер 9 предназначен для задания режима контроля (единичное состояние) или рабочих режимов (в нулевом состоянии) устройство может функционировать в следующих режимах: прием параллельного кода младше"

ro байта информации от микропроцессораp прием параллельного кода старшего байта информации от микропроцессора; выдача параллельного кода младшего байта информации в микропроцессор; выдача параллельного кода старшего байта информации в микропроцессор; выдача слова состояния устройства в микропроцессор; режим самоконтроля устройства; выдача на объект управления последовательного кода с автоматическим приемом кода реакции объекта (или квитанции, в зависимости от специфики объекта управления); выдача на объект управления последовательного кода по инициативе микропроцессора; прием последовательного кода от объекта управления по инициативе микропроцессора; прием последовательного кода от объекта управления по инициативе объекта управления; запись в регистр состояния б маски программы.

Рассмотрим функционирование устройства в первом режиме, в котором необходимо осуществить запись данных с шин 13 (фиг. 1) в регистр 5 младшего байта информации.

В исходном состоянии все элементы памяти устройства находятся в нулевом состоянии (цепи начальной уста6 новки не показаны). На шины 14 поступает от микропроцессора адресная информация. Сигналы на линиях 39, поступающие на группу входов дешиф5 ратора 81, который определяет собственный адрес устройства, разрешают работу дешифратора 80. На входы

А, В и С дешифратора 80 поступает код реализуемой операции, который

11

fQ совместно с сигналом "Выдача, поступающим по линии 41, определяет реализуемый режим. В данном случае возбуждается выход 92.5 дешифратора 80.

Поскольку триггер 67 (фиг.4) нахо15 дится в нулевом состоянии, элемент

И 82.2 сигналом с линии 28.2 открыт и, следовательно, выдается в линию

46 сигнал, который поступает на входы регистра 5 (фиг. 1), в результате .20 чего осуществляется запись в него информации с шин 21. Через блок 2 осуществляется передача байта информации через открытый сигналом на линии 20 узел 66 на шины 21. Одновременно с этим сигнал с выхода элемента И 82.2 поступает через элемент

ИЛИ 86 на элемент задержки 91, который через промежуток времени, необходимый для выполнения рассматри30 ваемой операции, формирует сигнал

"Ответ" на линии 47. Получив сигнал

"Ответ", микропроцессор переходит в состояние готовности из состояния ожидания, в котором он находится после выдачи данных на шины 14, и продолжает функционирование по своей программе.

Если устройство находится в одном из режимов обмена с объектом управ41 пения (включен генератор 68} и соответственно триггер 67 находится в единичном состоянии, то нулевым потенциалом в линии 28.2 элементы И

82 (фиг. 6) закрыты. Поэтому сигнал

45 "Ответ" не формируется через элемент

ИЛИ 86 и элемент 91 задержки, вследствие чего микропроцессору не разрешается осуществлять выдачу данных в устройство и он находится в состоя50 нии ожидания до завершения обмена с объектом управления. Такое решение позволяет упростить программы обмена данными микропроцессора за счет того, что устраняется необходимость

55 11рограммно проверять состояние готовности устройства к обмену с микропроцессором по состоянию регистра 6 при последовательном обмене большими массивами информации, например пере1283780. даче от микропроцессора последовательности иэ двух или более шестнадцатиразрядных кодов в объект управления. Кроме того, такая дисциплина повышает надежность передачи данных, так как исключает искажение передаваемой в объект управления информации иэ регистров 4 и 5 в результате одновременного приема в эти же регистры данных с шин 13. f0

Второй режим функционирования устройства отличается от первого тем, что прием информации осуществляется в регистр 4. Для этого на входы А, В и С дешифратора 80 поступает код, определяющий возбуждение выхода 92.6 и, следовательно, срабатывание элемента И 82.3, который по линии 45 управляет приемом данных в регистр

4. В остальном работа устройства в данном режиме не отличается от описанного для первого режима.

В третьем (четвертом) режиме осуществляется выдача кода младшего (старшего) байта данных из регистра

5 (4) через мультиплексор 8 и блок 2 на шины 13. Для этого аналогично описанному: на линии 39 поступает информация, содержащая собственный адрес устройства, разряды которого подаются на входы дешифратора 81, а также по входам разрядов А, В и С— код реализуемой операции, который совместно с сигналом "Прием, поступающим по линии 40, определяет реализуемый режим. При этом дешифратор

80 срабатывает по выходу 92.2 (92.3), сигнал с которого через элемент ИЛИ

84 и открытый (в случае готовности устройства аналогично описанному) 40 элемент И 82.6 поступает на линию

18 и далее на управляющий вход узла

65 формируя тракт передачи данных с линий 31 (29) регистра 5(4) через мультиплексор 8, управляемый соот- 45 ветствующим кодом настройки на линиях 34 (фиг.6), шины 19 мультиплексора 8 и узел 65 на шины 13. Кроме того, одновременно выходной сигнал элемента -82.6 через элемент ИЛИ 86 50 и элемент 91 задержки формирует сигнал Ответ", который аналогично описанному поступает на линию 47. При передаче в микропроцессор младшего (старшего) байта данных сигналом с выхода 92.2 (92.3), поступающим на вход 76.1 (76.2)(фиг. 5) разрешается запись 0 в соответствующий разряд регистра. 70. В результате этого снимается сигнал с линии 36 запроса прерывания (выхода 77.3).

Пятый режим работы устройства предназначен для выдачи слова состояния устройства по команде микропроцессора. Слово состояния устройства содержится в регистре 70 (фиг.57 и определяется состоянием соответствующих разрядов 70.1, 70.2 (70.3), маски прерывания готовности младшего (старшего) байта данных, а также кода режима взаимодействия с объектом управления, который определяется состоянием разрядов 70.4 и 70.5.

В данном режиме начальная стадия включения устройства в работу происходит аналогично описанному для третьего режима. Отличие состоит в том, что на входы А, В и С дешифратора 80 поступает код, который совместно с сигналом на линии 40 возбуждает выход 92.1 дешифратора 80.

Поэтому на линии 34 из блока 7 поступает нулевой код, настраивающий мультиплексор 8 на передачу данных с линий 35, аналогично описанному для третьего (четвертого) режима.

При этом аналогично описанным режимам формируется сигнал ответа на линии 47, при получении которого микропроцессором снимаются сигналы с шин 14.

В режиме самоконтроля осуществляется проверка работоспособности средств обмена с микропроцессором, синхронизации и обмена информацией с объектом управления. Для реализации этого режима аналогично описанному для первого и второго режимов осуществляется запись в регистры

4 и 5 специального кода с шин 13.

В качестве специального контрольного кода может быть выбран, например, или единичный код "111...1 который позволяет по инверсии его разрядов проверить пропадание тактовых импульсов,или шахматный код

"1010...l", или другой заданный код.

После записи контрольного кода в регистры 4 и 5 на линии 39 поступает код, разряды А, В, С, а также сигнал по линии 41, определяющий переход в режим самоконтроля устройства. При этом возбуждается выход 92.4 дешифратора 80, сигнал с которого через элемент И 82.1 поступает на линию 43.

Но этому сигналу триггер 9 устанавливается в единичное состояние, от1283780

1О

Сигнал с выхода 64.2 через форми- 40 рователь 62 (фиг. 2) поступает на вход элемента ИЛИ 59 и через него устанавливает счетчик 53 и триггер

67 в нулевое состояние. После этого

2 генератор 68 выключается. Одновременно сигнал с выхода формирователя

62 устанавливает в единичное состояние разряды 70.2 и 70.3 регистра

70 (фиг. 5). В результате этого формируется сигнал запроса прерывания на линии 36, который поступает через шины 17 в магистраль системы и сигнализирует о завершении выполнения самоконтроля.

Далее микропроцессор аналогично описанному для третьего и четвертого режимов осуществляет прием информа- ции из устройства и сравнение контрольного кода с эталонныи. В случае крывая коммутатор 10 для прохождения тактовых импульсов с лилии 28.1 и информационных импульсов с выхода элемента И 11. Кроме того, по сигна— лу с выхода элемента И 82.1 через элементы ИЛИ 86 и элемент 91 задержки аналогично описанному формируется сигнал "Ответ", а также через элемент ИЛИ 88 формируется сигнал на линии 27.1. Этот сигнал устанав- !Р левает в единичное состояние триггер

67, который включает генератор 68 тактовых импульсов, чачинающий формирование на линии 28.1 последовательности тактовых импульсов, которые пос-15 тупают на соответствующие входы элементов И 11, коммутатора 10, на входы синхронизации сдвига Cl регистров

1ф

4 и 5, а также на счетный вход +1 счетчика 53 блока 1. При этом сигнал 20 с линии 32 через элемент И 11 и коммутатор 10 поступает на информационный вход последовательного кода El регистра 4. По тактовому сигналу на входах Cl регистров 4 и 5 происходит

25 сдвиг информации в них на один разряд в сторону старших разрядов и запись в младший разряд регистра 5.

Указанные действия осуществляются до появления сигнала на выходе 64.2 3Р счетчика 53, который соответствует тридцать второму тактовому импульсу генератора 68 с момента включения в данном режиме. К этому моменту происходит двукратная полная регенерация первоначального содержимого (контрольного кода) в регистрах 4 и 5 устройства.

1 их совпадения устройство считается работоспособным, в противном случае бракуется. На этом функционирование устройства в шестом режиме, режиме самоконтроля, завершается.

В седьмом режиме происходит выдача последовательного кода из регистров 4 и 5 устройства на объект управления с автоматическим приемом от него последовательного кода реакции (или квитанции, в зависимости от специфики объекта управления).

Предположим, что в регистрах 4 и

5 устройства находится шестнадцатиразрядный код информации, который необходимо передать на объект. В этом случае аналогично рассмотренным выше режимам управляющая информация поступает по линиям 39 и 41, в результате чего возбуждается выход

92.7 дешифратора 80, сигнал с которого проходит через элементы И 82.4 и

ИЛИ 86 и задержки 91 на линию 47, формируя сигнал ответа. Кроме того, через элемент ИЛИ 87 и.линию 44 триггер 9 устанавливается (подтверждается) в нулевое состояние, через элемент ИЛИ 88 и линию 27.1 триггер

67 устанавливается в единичное состояние, через выход 93.3 линии 37 шифратор 78 устанавливает разряды

70.4 и 70.5 регистра 70 (фиг.5) в состояние, соответствующее коду данного режима. Конструктивными особенностями блока 7 (выходами 93.1-93.4) предусмотрена возможность задания на шифраторе 75 четырех различных кодов режимов, которые через линии

38 поступают на шины 16.

После установки триггера 67 в диничное состояние включается генеатор 68, K07opbIH начинает формироание тактовых импульсов на линии

8.1. При этом по каждому тактовому пульсу увеличивается на единицу содержимое счетчика 53 блока i и, роме того, осуществляется сдвиг нформации в регистрах 4 и 5 в стороу старших разрядов. Очередной сигнал состояния по линии 32 через элементы И ll и !2 поступают на линию

52 шины 16 и далее на объект управления.

Управление сдвигом информации в регистрах 4 и 5 осуществляется тактовыми импульсами, поступающими с линии

28.1 на входы Cl регистров 4 и 5.

Прием информации объектом управления

1283780

l2 синхронизируется тактовыми импульсами на линии 28.1, которые поступают на элемент И 58, открытый сигналом с нулевого выхода 51 триггера 9, и далее по линии 25 на шины 16 объекта. 5

Передача информации в объект продолжается до выдачи генератором 68 шестнадцатого тактового импульса.

При этом возбуждается выход 64.1 счетчика 53 и формируется импульс на 10 выходе формирователя 61, по которому срабатывает открытый нулевыми выходами триггеров 9 и 54 (фиг.2) элемент И 56, который через элемент ИЛИ

60 устанавливает в единиччое состоя- 15 ние триггер 55. Сигнал на линии 23 с единичного выхода триггера 55 закрывает элемент И 12 и открывает коммутатор 10 (фиг. 1) для пропуска сигналов реакции (квитанции) объекта 20 по линии 50 с шин 15. Поэтому по семнадцатому и следующим тактовым импульсам происходит запись сигналов реакции по цепи: линия 50 — коммутатор 10 — вход Е1 регистра 4. Синхронизация выдачи объектом импульсов реакции осуществляется аналогично описанному по сигналам с выхода элемента И 58 блока 1. Указанные действия продолжаются вплоть до приема в регистр 4 шестнадцатого импульса реакции (тридцать второго тактового импульса на линии 28.1). При этом возбуждается выход 64.2 счетчика 53 и на выходе формирователя 62 выдает- 35 ся импульс, который устанавливает в нулевое состояние триггер 55, отключающий коммутатор 10, устанавливает через линию 24 (фиг. 1) в единичное состояние разряды 70.2 и 70.3 регист-40 ра 70 (фиг. 5), формирующего на линии 36 сигнал запроса прерывания, а также через элемент ИЛИ 59 устанавливает в нулевое состояние счетчик

53, триггер 54 и триггер 67, кото- 45 рый отключает генератор 68. Далее по соответствующей команде микропроцессора возможна передача принятого в регистры 4 и 5 кода реакции через шины 13 в микропроцессор. 50

В восьмом режиме осуществляется выдача из устройства на объект управления последовательного кода по команде микропроцессора.

При этом аналогично описанному происходит прием соответствующего кода управляющей информации с линий

39 и 41, в результате чего возбуждается выход 92.8 дешифратора 80, сигнал с которого через элемент И 82.5 выполняет все действия, инициируемые по сигналу с выхода 92.7, как описано выше. Кроме того, сигналом на линии 49 триггер 54 устанавливается в единичное состояние. В результате этих действий открывается элемент И

57. Дальнейшая работа устройства полностью аналогична описанному для седьмого режима вплоть до шестнадцатого тактового импульса, с приходом которого сигнал с выхода 64.1 через формирователь 61 приводит к срабатыванию элемента И 57. Выходной сигнал .элемента 5? через элемент ИЛИ 59 выполняет те же действия, которые описаны для седьмого режима. После этого реализация восьмого режима завершается.

В девятом режиме осуществляется прием последовательного кода данных объекта управления в регистры 4 и 5 устройства. При этом аналогично описанному дешифратором 80 осуществляется задание девятого режима путем возбуждения выхода 92.10, сигнал с которого через элемент И 82.7 и элемент ИЛИ 85 поступает на формирователь 89, который формирует импульс на линии 48 блока 7..По этому импульсу происходит запись кода шестнадцать в счетчик 53 с выхода генератора 63.

Кроме того, этим же импульсом через элемент ИЛИ 60 триггер 55 устанавливается в единичное состояние, после выполнения этих действий импульс с выхода элемента 90 задержки через элемент ИЛИ 88 поступает на выход блока 7 и устанавливает триггер 67, в единичное состояиие, включая генератор 68. На линии 27.1 начинается выдача тактовых импульсов. Далее реализуются действия, описанные для седьмого режима, начиная после момента выдачи сигнала с выхода 64.1. счетчика 53, т.е. осуществляется последовательный прием информации с линии 50 устройства в регистры 4 и 5.

Десятый режим работы устройства предназначен для приема последовательного кода данных от объекта управления по инициативе объекта управления.

В этом случае сигнал инициирования начала реализации режима поступает с линии 42 на элемент И 83, 1283780

14 который срабатывает при отсутствии сигнала блокировки на линии 28.2 и через элементы И 85, ИЛИ 86 и задержки 91 формирует аналогично описанным режимам сигнал ответа на линии

47. Далее по выходному сигналу элемента ИЛИ 85 устройство функционирует так же, как и в девятом режиме, В одиннадцатом режиме осуществляется запись кода маски программы в 10 р азряд 70.1. При этом аналогично описанному для предыдущих режимов происходит возбуждение выхода 92.11 дешифратора 80, сигнал с которого через элемент ИЛИ 86 аналогично опи- 15 санному формирует сигнал ответа и, кроме того, через линию 27.2 открывает элементы И 71 и 72. Код маски поступает далее с шин 13 через открытый узел 66 на шины 21 блока 2 и 20 далее по входам 78.1 и 78.2 записывается в разряд 70.1 регистра 6.

При необходимости останова устройства от микропроцессора поступает код, возбуждающий выход 92.9 дешифратора 80, который через линию

26 и элемент ИЛИ 69, поступая на нуле вЂ, вой вход триггера 67, отключает генератор 68, останавливая обмен.

Формула изобретения

Устройство для сопряжения микроЭВМ с внешним устройством, содержащее блок синхронизации, блок вводавывода, тактовый генератор, два регистра информации и блок дешифрации управляющей информации, причем входы собственного адреса, выдачи и приема информации блока дешифра- . 10 ции управляющей информации являются входами устройства для подключения к адресноуправляющим шинам микроЭВМ, первый и второй выходы управления

l приемом соединены соответственно с 45 входами разрешения записи первого и второго регистров информации, выход останова блока дешифрации управляющей информации соединен с первым входом останова тактового генерато- 50 ра, первый выход которого соединен с тактовым входом блока синхронизации и синхровходами сдвига первого и второго регистров информации, группа информационных входов-выходов блока ввода-вывода является группой входоввыходов устройства для подключения к информационным шинам микроЭВМ, а группа выходов — к группам информационных входов первого и второго регистров информации, первый выход управления обменом блока синхронизации является выходом устройства для подключения к группе входных информационно-управляющих шин внешнего устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач путем обеспечения дополнительных режимов работы устройства, в него введены регистр состояния, мультиплексор, триггер режима, коммутатор, первый и второй элементы

И, причем выходы управления выводом и вводом информации блока дешифрации управляющей информации соединены соответственно с входами разрешения вывода и ввода блока ввода-вывода, группа информационных входов которого соединена с группой выходов мультиплексора, выходы управления контролем и рабочим режимом блока дешифрации управляющей информации соединены соответственно с единичным и нулевым входами триггера режима, единичный выход которого соединен с первым управляющим входом коммутатора, а нулевой выход — с первым входом первого элемента И и входом рабочего режима блока синхронизации, группа выходов управления выдачей информации блока дешифрации управляющей информации соединена с группой управляющих входов мультиплексора и первой группой информационных входов регистра состояния, первая группа выходов которого соединена с первой группой информационных входов мультиплексора, вторая группа выходов регистра состояния и выход первого элемента И являются выходами устройства для подключения к группе входных информационно-управляющих шин внешнего устройства, выход ответа дешифратора управляющей информации и выход запроса прерывания регистра состоя— ния являются выходами устройства для подключения соответственно к входным шинам синхронизации и прерывания микроЭВМ, выходы пуска и записи маски блока дешифрации управляющей информации соединены .соответственно с входом пуска тактового генератора и первым разрешающим входом регистра состояния, первый и второй выходы управления диаграммой синхронизации блока дешифрации управляющей информации соединены с первым и вторым управляющими входами блока синхрониза1283780 устройства, третий выход управления обменом,. блока синхронизации соединен с инверсным входом первого элемента И, группы выходов первого и второго регистров информации сое5 динены соответственно со второй и третьей группами информационных входов мультиплексора, выходы старших

ы- разрядов первого и второго регист10 ров информации соединены соответственно с информационным входом а сдвига второго регистра информации и вторым входом второго элемента И, группа выходов блока ввода-вывода а 15 соедйнена с третьей группой информационных входов регистра состояния.

Входы мультиплексора

8, подключаемые к шинам 19

20 92. 2 92,3

31 ции, выход останова которого соединен со вторым входом останова такто вого генератора, второй выход тактового генератора соединен с входом блокировки блока дешифрации управляю щей информации, группа выходов кода режима которого соединена с второй группой информационных входов регистра состояния, второй и третий в ходы управления обменом блока синхронизации соединены соответственно с вторым разрешающим входом регистр состояния и вторым управляющим входом коммутатора, выход которого сое динен с информационным входом сдвиг первого регистра информации, первый выход тактбвого генератора соединен с третьим управляющим входом комму- Выходы татора и первым входом второго элемента И, выход которого соединен с вторым входом первого элемента И и первым информационным входом комму- 0 1 татора, второй информационный вход коммутатора и вход запроса обмена блока дешифрации управляющей инфор- 2э мации являются входами устройства 0 для подключения к выходным информационно-управляющим шинам внешнего

12аз во

Составитель В. Вертлиб

Техред Н.Олейник Корректор Н. Король

Редактор Л. Пчолинская

Заказ 7443/48 Тираж 670 Подписное

P>HHHIIH Государственного комитета СССР по делам изобретений и открытий

f)3035, Москва, Ж-35, Раушская наб., д. 4/5

Производствеппо-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4