Устройство для сопряжения эвм с телеграфными аппаратами

 

Изобретеиие относится к области вычислительной техники и может быть использовано в системах обмена информацией. Цель изобретения - сокращение оборудования и повьшение производительности. Устройство содержит блок опроса, блок управления (БУ), адресные шины ЦВМ, шины связи, блоки подключения к телеграфным аппаратам , преобразователи уровней сигналов, блок задания скоростей (БЗС), Использование устройства позволяет ,кроме сокращения оборудования , увеличить производительность работы, обеспечить высокое быстродействие и возможность подключения к ЦВМ до 280 телеграфных установок В ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (!9} (111 (50 4 G 06 F 3/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3828341/24-24 (22) 24.1 2.84 (46) 15.08.86. Бюл. 9 30 (72) К,Р.Карапетян (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 748403, кл. G 06 F 3/04, 1978.

Авторское свидетельство СССР

У 608149, кл. G 06 F 3/04, 1978. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ С

ТЕЛЕГРАФНЫМИ АППАРАТАМИ (57) Изобретение относится к области вычислительной техники и может быть использовано в системах обмена информацией. Цель изобретения — сокращение оборудования и повышение производительности. Устройство содержит блок опроса, блок управления (БУ), адресные шины ЦВМ, шины связи, блоки подключения к телеграфным аппаратам, преобразователи уровней сигналов, блок задания скоростей (БЗС) . Использование устройства позволяет,кроме сокращения оборудования, увеличить производительность работы, обеспечить высокое быстродействие и возможность подключения. к

ЦВМ до 280 телеграфных установок

8 ил..0

20

1 12

Изобретение относится к вычислительной технике и может быть использовано в системах обмена информацией.

Целью изобретения является сокращение оборудования и повышение производительности, На фиг. 1 приведена структурная схема устройства; на фиг. 2 — функциональная схема блока опроса; на ,фиг. 3 — функциональная схема блока задания скоростей (БЗС), на фиг, 4функциональная схема блока управления (БУ), на фиг. 5 — функциональная схема первого блока подключения к телеграфным аппаратам (ТА); на фиг. 6функциональная схема второго блока подключения к ТА, на фиг, 7 и 8— временные диаграммы, поясняющие работу устройства.

Устройство содержит преобразователи 1 -l уровней сигналов первой группы, первые шины 2, -2 связи, первый блок 3 подключения к ТА, шину 4 строба знака ЭВМ, шину 5 строба выдачи в ЗВМ, шину 6 прерывания в

ЗВМ, преобразователи 71 7я уровней сигналов второй группы, вторые шины

8,-8 связи, второй блок 9 подключения к ТА, шину 10 .строба знака ЭВМ, шину 11 сигнала заявки на прием знака (ПЗ), шина 12 сигнала сдвига для получения разряда информационного знака (СПЗ), шину 13 сигнала оконча ния приема знака (ОПЗ), шина 14 сигнала заявки на выдачу знака ВЗ), шину 15 сигнала сдвига для выдачи разряда информационного знака (СВЗ), шину 16 сигнала окончания выдачи знака (ОВЗ), БУ 17, адресную шину 18, ЭВМ, двунаправленную шину 19 данных

ЭВМ, шину 20 сигнала ОБЩИЙ СБРОС, блок 21 опроса, шину 22 управляющих сигналов, шину 23 адреса, БЗС 24,, шину 25 записи ЭВМ, шину 26 сигнала разрешения работы, шину 27 тактовых сигналов генератора (фиг. 1); элемент

ИЛИ 28, элемент И 29, первый счетчик

30., второй счетчик 31 первый дешифратор 32, второй дешифратор 33, эле" менты НЕ 34-38, второй элемент И 39, третий элемент И 40, шину 41 приемавыдачи (ПВ), шину 42 первого разряда адреса, шину 43 второго разряда. адреса,.шину 44 третьего разряда адреса, шину 45 четвертого разряда адреса, шину 46 пятого разряда адре51092 2 са, шину 47 сигнала ЗАНЕСЕНИЕ, шину

48 сигнала ЧТЕНИЕ, шину 49 первого сигнала увеличения на единицу содержимого счетчика, шину 50 второго сигнала увеличения на единицу содержимого счетчика, шину 51 сигнала

СТРОБИРОВАНИЕ сигналов сдвига, шины

52 и 53 сигнала ЗАПИСЬ в элементы памяти (фиг. 2), первый коммутатор

54, элемент И 55, второй коммутатор 56, элемент ИЛИ 57, первый элемент 58 памяти, второй элемент 59 памяти, элемент НЕ 60, счетчик 61, схему 62 сравнения (фиг. 3); элемент НЕ 63, элемент ИЛИ 64, третий элемент И 65, второй элемент И 66, первый элемент И 67, элемент ИЛИ 68, элемент 69 памяти, счетчик 70, дешифратор 71, элементы И-НЕ 72 и 73, элементы И 74 и 75 (фиг, 4)," элементы И 76 и 77, первый коммутатор

78, первый элемент 79 памяти,элемент И-HF. 80, элементы НЕ 81-83, третий элемент И 84, регистр 85 сдвига, второй элемент ИЛИ 86, чет вертый элемент И 87, дешифратор 88, первый элемент ИЛИ 89, пятый и четвертый элементы HE 90 и 91, узел

92 свертки, второй элемент 93 памя30 ти, второй коммутатор 94 (с тремя состояниями) (фиг, 5), триггеры

95 -95 группы, первый элемент НЕ 96, первый элемент ИЛИ 97, первый и второй регистры 98 и 99, схему 100 сравнения, пятый элемент НЕ 101, элемент И-НЕ 102, второй элемент

ИЛИ 103, первый коммутатор 104, второй коммутатор 105, первый элемент

И 106, третий коммутатор 107, вто40 рой элемент НЕ 108, второй элемент

И 109, первый демультиплексор 110, третий элемент НЕ ill, второй элемент 112 памяти, второй демультиплексор 113, регистр 114 сдвига, первый элемент 115 памяти, четвертый элемент 116 (фиг. 6).

Сущностью изобретения является: децентрализованное использование элементов памяти для хранения управляющих признаков и знаков информации для каждого ТА, что позволяет раздельно управлять этими элементами памяти при первоначальных установках организация общего управления для Я-ro количества ТА предполагается наличие приемного и передающего телеграфных аппаратов,, органиэация цикличности формирования уп1751092

Общий механизм формирования сигналов сдвига для регистров 85 и 114 приводит к тому, что выдача знаков информации блоком 9 начинается с постоянной задержкой, равной /2 (см. диаграмму фиг. 8а).

Основная последовательность управляющих сигналов, необходимых для работы устройства, вырабатывается в блоке 21 (фиг. 2), где расположены первый и второй счетчики 30 и 31 деления частоты, дешифратор 32 для формирования управляющих сигналов 47-53, дешифратор 33, определяющий количество ТА, подключаемых к устройству сопряжения, для чего его

55 равляющих сигналов, в основе которо.го лежит выбор частоты генератора, оптимальное распределение синхронных и асинхронных принципов работь1.

Основными принципами работы устройства являются: дуплексная работа с ТА, синхронность работы.

Блок 3 работает в режиме постоянного опроса шин 2,-2 . После формирования знака в ЭВМ выдается прерыва- l0 ние.

Для того чтобы ЭВМ успела отработать прерывание, выходом дешифратора 32 опрашивается сигнал запроса прерывания, выдаваемого из блока 3. 15

Если сигнал запроса прерывания не сброшен, то запирается вход 27 тактовой частоты генератора, Как только сигнал запроса прерывания сбрасывается, разрешается поступление такто- 20 вых сигналов генератора на вход 27, Блок 9 начинает выдачу информационного знака на TA после его занесения иэ ЭВМ по сигналу на входе 10.

Занесение производится асинхронно 25 при одиночных занесениях с задержками >ИТ (см, диаграмму фиг. 73) и синхронно при последовательных занесениях знаков для нескольких ТА.

Функции управления разделены между блоком 21 (адреса ТА, сигналы

ЧТЕНИЯ и ЗАПИСИ в элементы памяти, сигнал занесения, сигналы увеличения на единицу содержимого счетчиков), БУ 17 (отсчет временных меток для каждого ТА, сигналы сдвига для приема и выдачи разрядов знака информаций на ТА, сигналы окончания приема или выдачи знака инФормации) и БЗС

24 (отсчет c„/2 для всех скоростей 40 работы ТА и выдачи разрешающего сигнала в БУ). выход соединен с установочным вхо- дом счетчика 31, Пять старших разрядов шины 23 (42-46) определяют количество и адрес ТА, а младший разряд 41 шины

23 определяет работу устройства сопряжения на прием или передачу с ТА.

Шина 48 определяет чтение для всех элементов памяти, шина 52 — режим записи для элементов 69, 79, 93, 112 и 115 памяти, а шина 53 — режим записи в элемент 58 памяти. Это сделано для того, чтобы разрешающий сигнал 26 держался в течение интервала времени, когда есть высокий уровень на шине 52. Шина 47 опреде ляет занесение на регистры сдвига в счетчики. В интервале выдачи сигналов на выходах дешифратора 32, с третьего по четырнадцатый, формируется сигнал прерывания в ЭВМ. Длительность его равна l2 периодам Т .

Если за это время сигнал 6 прерывания (ниэкий уровень) не сбросится, по наличию низкого уровня на четырнадцатом выходе первого дешифратора через элемент ИЛИ 28 подается запрещающий низкий уровень на вход элемента И 29 и в результате прекращается подача тактовых импульсов генератора.

Длительности сигналов шин 48, 52 и 53 должны быть достаточными для чтения (записи) из (в) статического

ОЗУ, т, е. 150 нс.

Работа устройства сопряжения начинается (фиг. 3) с записи эталонных кодов, соответствующих скоросо тям работы различных ТА, в элемент

59 памяти при наличии высокого уровня на шине 26, согласно разрядам адреса, поступающим на 3ВМ по шине

18 и данным по шине 19. Этот же сигнал, проходя через элемент НЕ 60, запрещает выдачу сигнала 26 разрешения работы через управляющий вход схемы сравнения кодов 60 и, проходя через элемент ИЛИ 57, сбрасывает счетчик 61, способствуя тем самым записи нулевых кодов через шины информационных входов в элемент 58 памяти по сигналу 53 ЗАПИСЬ .

После установки сигнала на шине

25 в состояние "0" начинается работа устройства сопряжения, Длительность удержания сигнала 25 зависит от количества ТА, для которьж Hpобходимо произвести занесение кодов сК0ростей работы.

1251092

В каждом интервале Т> производится чтение из элемента 58 памяти кода

i-го ТА (первоначано равен нулю, где

i l-N), определяющего интервал времени от начала выдачи или приема разряда информации соответственно в блок 9 или 3, а также кода эталона из элемента 59 памяти по сигналу на шине 48.

При совпадении кодов на выходе схемы 62 сравнения появляется сигнал

26 высокого уровня, разрешающий прием (выдачу1 разряда информации. Этот же сигнал сбрасывает содержимое счетчика 61 с задержкой, обусловленной поступлением сигнала по шине 53 (соответствует шестнадцатому такту, фяг. 78, 8а).

Суммарная длительность шестнадцати тактов равна длительности сигнала на шине 41 (фиг. 7 с). Работа с i-м ТА происходит с периодом 2ЯТз, равным 312,5 мкс. Это число кратно длительности разрядов для всех возможных скоростей работы ТА и дает возможность подсчетом этих интервалов определить длительность разряда информация 7 /2 в БЗС 24, Назначением БУ 17 является ото- л 30 интервалов времени > H 7,5 " выдача сигналов 1 12 и 15 сдвига, выдача сигналов окончания работы по приему или выдаче знака информации соответственно на шинах 13 и 16 за

i-й ТА. Во время общего сброса (наличие низкого уровня на шине 20) или при записи эталонных кодов в элемент 59 памяти (наличие высокого уровня на шине 25) происходит обну— ление счетчика 70 сигналом с выхода элемента ИЛИ 64, стробироваяным сигналом записи по шине 52," запись обнуленного значения счетчика 70 s элемент 69 памяти по адресу, поступа" ющему с шин 41-46.

При работе по отсчету времени выполняются следующие операции . чтение из элемента 69 памяти1 занесение прочитанного кода в счетчик 70 по сигналу 47, увеличение на единицу содержимого счетчика 70 по сигналу с шины

49 при наличии сигнала на шине 26, запись содержимого счетчика 70 в элемент 69 памяти. Формирование сигналов сдвига

55 проиеходит следующим образом, Стробирующий импульс с шины 51 ,поступает . позже сигнала с шины 49 (фиг. 7с), по которому увеличивается на единицу содержимое счетчика 70.

На фиг. 8 о условно показано время удержания сигнала на выходе младшего раэряда этого счетчика, а на фиг.85, 2 показаны соответственно прием и вы„дача разрядов информационного знака относительно сигнала на фиг. 88.

Первоначально на младшем разряде счетчика 70 (после чтения из элемента памяти — низкий уровень. При поступлении в БУ 17 первого сигнала с шины 26 и сигнала с шины 49 на младшем разряде счетчика 70 появляется сигнал высокого уровня с задержкой срабатывания счетчика t

=50 нс. После этого на одном из выходов 12 или 15 появляется сигнал сдвига высоким уровнем по сигналу с шины 51.

При поступлении в БУ 17 следующего сигнала с шины 26 через второй интервал /2 (фиг, 88) по сигналу с шины 49, значение младшего разряда счетчика 70 становится равным нулю, и при появлении сигнала с шины 51 сигяал сдвига (с шины 12 или

l5) не выдается. Таким образом, сигналы сдвига выдаются через интервалы времени, равные с„ (см. фиг. 8 Â, 2 ) на нечетные импульсы с шины 26.

Окончание приема (передачи) знака информации производится после того, как счетчик 70 сосчитает 15 или 16 интервалов, Тогда на одном из выходов, соответствующем приему (13) или выдаче (16) появится сигнал высокого уровня (фиг. 8 Ь, 2 ) .

Прием знаков с ТА происходит в. блоке 3 следующим образом (фиг. 5).

Код адреса ТА с шия 41-46 поступает на входы коммутатора 78, элементов 79 и 93 памяти на первые информационные входы коммутатора 94 с тремя состояниями и держится в течение периода изменения адреса Т .

В течение Т> (фиг. 7а) происходит: чтение знаков в элементы 79 и 93 при наличии совпадения сигналов на шинах 41 и 48 на входе элемента

:И 761 занесение информации, прочи,танной из эяемента 79 памяти, на регистр 85 сдвига по сигналу на шине 47; сдвиг регистра 85 по сигналу СПЗ на шине 12 (т.е. занесение значения нового разряда информации с выхода коммутатора 78)дозапись

1251092

Сигнал ПЗ на шине 11 может быть

25 сброшен или сигналом ОПЗ (высокий уровень на шине 13), означающим окончание приема знака с ТА, или сигналом ОБЩИЙ СБРОС (низкий уровень на шине 20).

Во время приема знака значение сигнала СТОП заносится на регистр

85 сдвига два раза (седьмым и восьмым сигналами сдвига на шине 12).

На дешифратор 88, служащий для определения окончания приема знака 35 информации, подается только значение, полученное на седьмом сдвиге (на третий вход). На второй его вход подается сигнал с выхода восьмого разряда регистра 85 сдвига низким уровнем (разряд СТАРТ), а на первый вход дешифратора 88 подается сигнал

ОПЗ с шины 13. При этом на выходе появляется сигнал прерывания в ЭВМ, (шнна 6) низким уровнем, котррый по- 45 ступает также на вход узла 92 свертки. Инверсия этого сигнала на элементе HE 91 подается на вход узла

92 свертки. Эти два управляющих сигнала совместно с пятью разрядами информации с выходов регистра 85 с второго по шестой определяют формирование контрольного разряда, который совместно с разрядами информации подается на вторые входы коммута- тора 94.

До выдачи прерывания в ЭВМ на шине 4, соединенной с входом управле40 измененного содержимого регистра

85 в элемент 79 памяти при совпаде" нии сигналов шинах 41 и 52 на входе элемента И 77.

При поступлении сигнала СТАРТ на одну из шин 2 -2, соответствующего коду адреса ТА на шинах 4246, на выходе коммутатора 78 появляется сигнал низкого уровня, ко— торый инвертируется на элементе 0

НЕ 82 и поступает на вход элемента

И 87, на другие входы которого поступают сигналы записи с выхода элемента И 77 и сигнал с выхода элемента HE 83, указывающий на отсутствие ПЗ на шине 11. Совпадение этих трех сигналов дает сигнал высокого уровня, который, проходя через эле-. мент ИЛИ 89, поступает на вход ЗАПИСЬ элемента 93 памяти. На информа- 20 ционный вход в это время поступает сигнал высокого уровня с выхода элемента HE 82. ния третьим состоянием коммутатора

94, поддерживается высокий уровень удержания его выходов в высокоомном состоянии, а на кину 5 (адресный вход) подается низкий уровень. Как только обрабатынается прерывание в

ЭВМ на шину 4 подается низкий уровень, на шине 5 остается низкий уровень и на выход коммутатора 94 подаются разряды адреса ТА. После приема адреса ТА на шину 5 подается высокий уровень и на выход коммутатора поступают разряды знака телеграфной информации. После приема знака информации на шину 4 подается высокий уровень, который в сочетании с высоким уровнем на шине 5, проходя через элемент И-HE 80.и элемент И 84, низким уровнем сбрасывает регистр сдвига. После этого снимается сигнал прерывания в ЭВМ с шины 6 (с выхода четвертого дешифратора), нулевое значение регистра

85 сдвига записывается в элемент 79 памяти и цикл формирования и выдачи в ЭВМ знака информации завершается.

С выходов преобразователей 1 — 1д за те номера ТА, которые не подключены к устройству сопряжения, должен выдаваться уровень "1".

I.

Работа блока 9 (фиг. 6) происходит . следующим образом.

По шинам-18 и 19 из ЭВМ поступают соответственно код адреса ТА и код передаваемого знака с восьмым стартовым, а также первым и вторым стоповыми разрядами. Разряды информационного знака записываются в разряды с третьего по седьмой> причем старший разряд знака находится на седьмой позиции.

При подаче высокого уровня на шину 10 передним фронтом происходит занесение адреса ТА и знака информации соответственно на первый 98 и второй 99 регистры. Высокий уровень первого разряда регистра 98 используется как запрос на запись знака во второй 112 и запись ПВ в первый

115 элементы памяти и поступает на управляющий вход схемы 100 сравнения, выход которой поступает на входы коммутаторов 104, 105, 107 и на первый вход элемента ИЛИ 103. Коммутаторы 104,.105 и 107 переключаются и на адресные входы элементов 112 и

115 памяти подаются разряды регистра 98 с четвертого по восьмой с ны12510

SS ходов коммутаторов 104 и 107. На информационные входы элемента 112 памяти подаются разряды регистра 99 с первого по восьмой через коммутатор 105. 5

Для формирования сигнала ЗАПИСЬ для элементов 112 и 115 памяти необходимо совпадение высокого уровня с выхода элемента ИЛИ 103, сигнала шины 41, инвертированного íà <0 элементе НЕ 101, и сигнала ЗАПИСЬ (шина 52) на элементе И 109, Высокий уровень с выхода элемента И 109 разрешает запись в элементы 112 и

115 памяти. В случае записи в эле- <5 мент 112 памяти информационного знака (информационные разряды регистра 99 с первого по восьмой) и элемент 115 памяти записывается сигнал высокого уровня с выхода элемента 20

НЕ 108. В конце цикла записи на элементе И-НЕ 102 совпадением сигналов на шине 41 ПВ, на шине 52 и выходе схемы 100 сравнения формируется сигнал сброса регистров 98 и 99 низкого уровня. Длительность сигнала на шине 52 равна длительности Т< (около 350 нс).

После окончания записи информа" ционного знака в элемент 112 памя- 30 ти начинается автономная от ЭВМ поразрядная выдача его на ТА, которая состоит из следующих тактов: чтение

as элементов 112 и 115 памяти соответственно знака информации и ПВ

41 по высокому уровню сигнала на выходе элемента И 106 занесение информационного знака в регистр 114 сдвига по отрицательному фронту сигнала на шине 47> занесение значения 40 восьмого старшего разряда регистра

114 сдвига в один из триггеров 95<95> по переднему положительному фронту сигнала на шине 15 СВ3. Триггер

i-го ТА определяется синхросигналом 45 с выхода первого демультиплексора, на адресные входы которого подаются шины 42-46 адреса ТА; сдвиг содержимого .регистра 114 задним от. рицательным фронтом сигнала на ши- 50 не 15 CB3 °, запись содержимого регистра 114 в элемент 112 памяти (через входы коммутатора 105) при наличии высокого уровня на выходе элемента

И 109.

Третье и четвертое из указанных действий выполняются в случае поступления сигнала по шине 15. Так как

92 10 информационный последовательный вход соединен с Землей, то на позиции сдвигаемого младшего разряда записываются нули. Если сигнала сдвига нет, то в элемент 112 памяти записывается неизменное значение содержимо- го регистра 114 сдвига.

Значение разряда информации, занесенное на один из триггеров 95<—

95<<, держится на шинах 8,-8« до следующего сдвига регистра 114. Сигнал, поступающий по шине 16 ОВЗ, держится до конца периода Т и, проходя через .элементы ИЛИ 97 и 103, при совпадении с сигналом на шине 52 производит запись содержимого регистра 114 (высокий уровень на восьмом и низкий— на остальных разрядах) в элемент

112 памяти и сигнала низкого уровня с выхода элемента НЕ 108 в элемент

115 памяти (сигнал ПВ). Запись низкого уровня в элемент 115 памяти (адрес соответствует коду на шинах 42-, 46, поступающему через коммутатор

107) означает, что в БЗС 24 нрекратится подсчет временнъ<х интервалов до следующего получения знака информации и адреса ТА от ЭВМ. Для первоначальной установки схемы исполь"зуется сигнал ОБЩИЙ СБРОС на .шине

20, поступающий (низким уровнем) на входы установки в единичное состояние триггеров 95„ -95<, и на вход установки в нуль регистра сдвига, Этот же сигнал через элемент НЕ 96 и элемент ИЛИ 103 аналогично сигналу ОВЗ, поступающему по шине 16, производит запись в элементы 112 и 115 памяти первоначальных нулевых значений знака информации и ПВ соответственно, Для того чтобы в блоках 3 и 9 по адресам всех ТА были записаны ари первоначальном включении устройства сопряжения нулевые значения ПЗ ll и ВЗ 14 надо, чтобы длительность сигнала на шине 20 была равна Т ° 2»

»0312,5 мкс.

Если занесение в регистры 98 и 99 происходит редко с интервалами t >

>Т;1 2 И, то оно может производится асинхронно. В этом случае информационный знак и номер ТА запоминаются соответственно на регистрах 98 и

99. В момент совпадения адреса ТА с регистра 98 и адреса ТА, выдаваемого с блока 21, происходит занесение знака информации в элемент 112 памяти. .В случае необходимости занесения информационных знаков для нескольких ТА (выдача происходит ча- 5 ще, чем t<2NT ) необходимо синхронизировать выдачу информационных знаков на ТА с адресами, которые выдаются из блоков 21 и 9. Затем с интервалом смены адресов блока 21, !О равным Т„, выдаются знаки в следующие ТА, Информацию о номере ТА ЭВМ может получить с двунаправленной шины 19 (необходимо подать сигнал низкого уровня на шину 4). !5

В случае если программе ЭВМ необходимо знать о занесении в блок

9, а затем о выдаче на ТА знака, можно организовать прерывание 2 и прерывание 3 соответственно о положительном и отрицательном перепадах сигнала на шине 14.

Формул а

Устройство для сопряжения ЭВМ с телеграфными аппаратами, содержащее блок опроса, две группы преобразователей уровней сигналов, два блока подключения к телеграфным аппара30 там, блок управления, группа информационных входов первого блока подключения к телеграфным аппаратам через преобразователи уровней сигналов первой группы подключена к 35 выходам телеграфных аппаратов, группа,информационных выходов второго блока подключения-к телеграфным аппаратам через преобразовател1» уровней сигналов второй группы подключе- 40 на к входам телеграфных аппаратов, выходные адресная и управляющая шины блока опроса подключены соответственно к адресному и управляющему входам первого и второго блоков 45 подключения телеграфных аппаратов, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования и повышения производительности, устройство содержит блок задания скорос- 50 тей, состоящий из двух элементов памяти, счетчика, схемы сравнения, двух компараторов, элементов И, ИЛИ и НЕ, при этом выход первого коммутатора соединен со счетным входом 55 счетчика, информационный вход которого соединен с выходом первого элемента памяти, а вход сброса — с выl1 1? 5109?- 12 ходом элемента ИЛИ, выход счетчика соединен с информационным входом первого элемента памяти и первым информационным входом схемы сравнения, вто, ой информационный и разрешающий входы которой соединены соответственно с выходом второго элемента памяти и выходом элемента НЕ, выход схемы сравнения соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, первый информационный вход второго коммутатора соединен с адресной шиной ЭВМ, а второй информационный вход и адресный вход первого элемента памяти соединены с выходной адресной шиной блока опроса, выход второго коммутатора соединен с адресным входом второго элемента памяти, информационный вход которого соединен с шиной данных ЭВМ, первый управляющий вход второго коммутатора, второй вход элемента ИЛИ, вход записи и з о б р е т е н и я в оРого элемен à I»à и и в од элемента НЕ соединены с шиной записи

ЭВМ, кроме того, блок опроса содержит два счетчика, два дешифратора, 1 элемент ИЛИ, три элемента И, пять элементов НЕ, при этом в блоке опроса выход элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, группа разрядных выходов которого соединена с группой входов первого дешифратора, разрядный выход первого счетчика соединен с входом первого дешифратора и счетным входом второго счетчика, вход сброса которого через второй дешифратор подключен к группе выходов его старших разрядов, вход сброса первого счетчика соединен с шиной общего сброса устройства,первый и второй выходы первого дешиф-. ратора соответственно через первый и второй элементы НЕ соединены с первыми входами второго и третьего элементов И, вторые входы которых и второй вход первого элемента И.подключены к тактовому выходу ЭВМ, выходы второго счетчика образуют выходную адресную шину блока, выходы второго . и третьего элементов И и выходы первого - пятого элементов НЕ образуют выходную управляющую шину блока, третий, четвертый, пятый и шестой выходы первого дешифратора соединены соответственно с входом тре,12510

rbего элемента HF, первым входом элемента ИЛИ и входами четвертого.и пятого элементов НЕ, выходы второго элемента НЕ, второго элемента И,пя того элемента НЕ, первого элемента

ИЕ через выходную управляющую шину соединены соответственно с первым информационным входом первого коммутатора, разрешающим входом счетчика, вторым входом элемента И и 10 входом записи первого элемента памяти, входами чтения первого и второго элементов памяти блока задания скоростей, второй управляющий вход второго коммутатора, разрешающий

sxop первого элемента памяти блока задания скоростей соединены с выходом первого разряда второго счетчика блока опроса, причем блок управления содержит элемент памяти, счетчик, дешифратор, два элемента

ИЛИ, пять элементов И, два элемента

И-НЕ и элемент НЕ, при. этом в блоке управления адресный вход элемента памяти соединен с выходной адресной шиной блока опроса, а выход соединен с информационным входом счет- чика, счетный вход и вход сброса которого соединены соответственно с выходами первого элемента И и перво- 0 го элемента ИЛИ, первый вход которого через элемент НЕ соединен с шиной общего сброса устройства, а второй вход — с шиной записи ЭВМ, первые входы первого и второго элементов И 35 соединены с выходом схемы сравнения блока задания скоростей, второй вход первого элемента И соединен через выходную управляющую шину с выходом третьего элемента И блока 40 опроса, выход четвертого элемента

HE которого соединен через выходную управляющую шину со вторым входом второго и первым входом третьего элементов И блока управления, в ко- 45 у тором выход первого элемента ИЛИ соединен с вторым входом третьего элемента И, выходы второго и третьего элементов И через второй элемент

ИЛИ соединены с входом записи эле- 50 мента памяти, информационный вход которого соединен с группой разрядных выходов счетчика, соединенных также с входами дешифратора, первый и второй выходы которого соединены 55 с первыми входами четвертого и пятого элементов И, выходы nepsoro элемента И, первого и третьего эле92 14 ментов НЕ блока опроса через выходную управляющую шину соединены соответственно с разрешающим входом счетчика, входом чтения элемента памяти и первыми входами первого и второго элементов И-НЕ блока управления, вторые входы которых соединены с выходом первого разряда счетчика, кроме того, первый блок подключения к телеграфным аппаратам содержит регистр сдвига, два коммутатора, два элемента памяти, дешифратор, четыре элемента И, два элемента ИЛИ, элемент И-НЕ, пять элементов НЕ и узел свертки, при этом информационные входы первого коммутатора образуют группу информационных входов блока, а выход соединен с последовательным информационным входом регистра сдвига, параллельный информационный вход которого соединен с выходом первого элемента памяти, информационный вход которого соединен с параллельным выходом регистра сдвига, первым входом узла свертки и первым информационным входом второго коммутатора, выход которого соединен с шиной данных ЭВМ, а второй информационный вход, адресный вход первого и второго элементов памяти управляющий вход первого коммутатора и первые входы второго и первого элементов И образуют адресный вход блока, установочный вход регистра сдвига соединен с выходом третьего элемента И, первый вход которого соединен с выходом элемента

И-HE выход второго элемента памяти через первый элемент НЕ соединен с первым входом четвертого элемента И, второй вход которого соединен с информационным входом второго элемента памяти и через второй элемент HE — с выходом первого коммутатора, а выход соединен с первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго элемента ИЛИ и входом записи второго элемента памяти, вход чтения которого соединен с выходом первого элемента И, соединенным также с входом чтения первого элемента памяти, вход записи которого и третий вход четвертого элемента

И соединены с выходом второго элемента И, выход третьего элемента НЕ соединен с первым входом второго элемента ИЛИ, первый и второй разрядные выходы регистра сдвига соединены с первым и вторым входами дешифратора, 1251092

16 выход которого непосредственно и через четвертый элемент HE соединен с вторым и третьим входами узла свертки, выход которого соединен с соответствующим входом первой группы вхо- 5 .дов второго коммутатора, первый pasрядный выход регистра сдвига соединен с соответствующим разрядом информационного входа первого элемента памяти и соответствующим вхо дом второй группы информационных входов второго коммутатора, выход второго элемента ИЛИ через пятый элемент НЕ соединен с информационным входом второго элемента памяти, вы- 15 ход дешифратора соединен с шиной прерывания ЭВМ и с вторым входом элемента ИЛИ блока опроса, вход третье-.. го элемента НЕ и второй вход третье--го элемента И соединены с шиной об- 20 щего сброса устройства, второй вход второго элемента ИЛИ и третий вход дешифратора соединены е выходом четвертого элемента И блока управления, выход первого элемента И-НЕ которо- 25

ro соединен со входом сдвига регистра сдвига, первого блока подключения к телеграфным аппаратам, вход переключения в третье состояние и управляющий вход второго коммутато- 30 ра подключены соответственно к шинам "Строб выдачи" и "Код выдачи"

ЭВМ, соединенным также с первым и вторым входами элемента И-HE вход разрешения параллельной записи регистра сдвига и вторые входы первого. и второго элементов И соединены соответственно с выходом второго элемента И,, первого и четвертого элементов НЕ блока опроса, выход вто- 40 рого элемента памяти первого блока подключения к телеграфным аппаратам соединен с третьим входом первого элемента И-НЕ, вторым входом чет.— вертого элемента И блока управления 45 и вторым информационным входом первого коммутатора блока задания скоростей, кроме того, второй блок подключения к телеграфным аппаратам содержит два элемента памяти, регистр50 сдвига, два демультиплексора, группу триггеров, два регистра, схему сравнения, три коммутатора, два элемента ИЛИ, два элемента И, элемент

И-НЕ и пять элементов НЕ, при этом 55 выходы триггеров группы образуют группу информационных выходов блока, а их информационные и строби" рующие входы соединены соответственно с выходами первого и второго лемультиплексоров, а входы сброса подключены к шине общего сброса устрбйства, соединенной с входом сброса регистра сдвига и через первый элемент -HE — с- первым входом первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и через второй элемент

НŠ— с информационным входом первого элемента памяти, входы чтения и записи первого и второго элементов памяти, соединены соответственно с выходами первого и второго элементов И, адресный и информационный входы второго элемента памяти соединены соответственно с выходами первого и второго коммутаторов, первые группы информационных входов которых соединены соответственно с выходами первого и второго регистров, информационные и установочные входы которых соединены соответственно с шинами адреса и данных ЭВМ и с выходом элемента И-НЕ, первый вход которого, управляющие входы первого, второго и третьего коммутаторов, второй вход о второго элемента ИЛИ соединены с выходом схемы сравнения, первая и вторая группы информационных входов которой соединены соответственно с группой выходов первого регистра, соединенной с первыми информационными входами первого и третьего коммутаторов и выходной адресной шиной блока опроса, соединенной с вторыми информационными входами первого и третьего коммутаторов и адресными входами первого и второго демультиплексоров, информационные входы которых соединены соответственно с выходами третьего и четвертого элементов НЕ, последовательный выход регистра сдвига соединен с входом четвертого элемента НЕ и информационньвк входом второго коммутатора, вторая группа информационных входов которого соединена с параллельным выходом регистра сдвига, параллельный информационный вход которого соединен с выходом второго элемента памяти, выход первого элемента памяти соединен с вторым входом элемента И-НЕ, выход второго элемента

ИЛИ соединен с первым входом второго элемента И, второй вход которого и первый вход первого элемента И

1251092

18 соединены с выходом пятого элемента

HF., разрядный выход первого регистра соединен с управляющим входом схемы сравнения, выход третьего коммутатора соединен с адресным входом первого элемента памяти, выход которого соединен с третьим входом второго элемента И-HE и вторыми входами пятого элемента И и второго элемента И-HF. блока управления и вторым 10 информационным входом первого коммутатора блока задания скоростей, вход сдвига регистра сдвига и вход третьего элемента HE второго блока подключения к телеграфным аппаратам 15 соединены с выходом второго элемента И-HF. блока управления, третьи входы элемента И-HF. и второго элемента

И второго блока подключения к телеграфным аппаратам через выходную управляющую шину соединены с выходом четвертого элемента HE блока опроса, второй вход первого элемента

И через выходную управляющую шину соединен с выходом первого элемента

НЕ блока опроса, вход пятого элемента HF. через выходную адресную шину соединен с выходом первого разряда второго счетчика блока опроса, разрешающие входы первого и второго регистров соединены с шиной "Строб знака" ЭВМ, второй вход первого элемента ИЛИ соединен с выходом пятого элемента И блока управления.

1251092

1251092

l 251092

«ю

Фив T

27

4В

27! иИ гЭ+ а ф t r>

32 ю

Ф2 77

4У

ОВ

6 7 d У 1d O Фl3ÆÔ М

1251092

48

50 сааб.

f2

53

12

15 l

0 2 3 4 9 д 7 д У 10 1112 1sÓÔ 15 16

Ю @ Ф й@ фйф иф ДщаааЩ де ар

I

7Я3р

I

s.n г, men

1 (СпЗ) I I I

rs(one) I

14-

1S/ ÌÇ)

16(УВЗ)

1 I 1

Составитель И.Хазова

Редактор И.Рыбченко Техред И.Гайдош Корректор А.Обручар

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, F-35, Раушская наб., д. 4/5

Заказ 4412/46

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4