Цифровой умножитель частоты

 

Изобретение относится к области вычислительной техники и может быть использовано при построении устройств обработки частотных сигналов. Цель изобретения - расширение класса решаемых задач за счет возможности формирования выходного сигнала с частотой, определяемой комбинацией частот двух входных сигналов. Умножитель содержит два формирователя 1, 2 импульсов, четыре регистра 3, 4, 9, 10, два элемента 5, 6 задержки, два счетчика 7, 8, три управляемых делителя 11, 12, 13 частоты, генератор 14 тактовых импульсов, три преобразователя 15, 16, 17 прямого кода в обратный, сумматор 18 и два информационных входа 19, 20 с соответствующими связями. Выходной сигнал умножителя содержит в себе две входные частоты, пропорциональные соответственно двум постоянным числам, предварительно записанным в соответствующие регистры умножителя. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1285467 1 (so 4 G 06 F 7 68

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1) !

« 1

М АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3916987/24-24 (22) 25.06.85 (46) 23.01.87. Бюл. № 3 (71) Куйбышевский авиационный институт им. С. П. Королева (72) Н. А. Камынин (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 851406, кл. G 06 F 7/68, 1979.

Авторское свидетельство СССР № 957206, кл. G 06 F 7/68, 1980. (54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСTOTbI (57) Изобретение относится к области вычислительной техники и может быть использовано при построении устройств обработки частотных сигналов. Цель изобретения расширение класса решаемых задач за счет возможности формирования выходного сигнала с частотой, определяемой комбинацией частот двух входных сигналов. Умножитель содержит два формирователя 1, 2 импульсов, четыре регистра 3, 4, 9, 10, два элемента 5, 6 задержки, два счетчика 7, 8, три управляемых делителя 1, 12, 13 частоты, генератор 14 тактовых импульсов, три преобразователя 15, 16, 17 прямого кода в обратный, сумматор 18 и два информационных входа 19, 20 с соответствующими связями. Выходной сигнал умножителя содержит в себе две входные частоты, пропорциональные соответственно двум постоянным числам, предварительно записанным в соответствующие регистры умножителя. 1 ил.

1285467

Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки частотных сигналов.

Цель изобретения — расширение класса решаемых задач за счет обеспечения возможности формирования выходного сигнала с частотой, определяемой комбинацией частот двух входных сигналов.

На чертеже представлена функциональная схема цифрового умножителя частоты.

Умножитель частоты содержит первый и второй формирователи 1 и 2 импульсов, первый и второй регистры 3 и 4, первый и второй элементы 5 и 6 задержки, первый и второй счетчики 7 и 8, третий и четвертый регистры 9 и 10, первый, второй и третий управляемые делители 11 — 13 частоты, генератор 14 тактовых импульсов, первьй, второй и третий преобразователи 15 — 17 прямого кода в обратный, сумматор 18, первый и второй информационные входы 19" 20 и 20, причем выход генератора 14 тактовых импульсов соединен с информационными входами управляемых делителей 11 — 13 частоты, выход регистра 9 соединен с управляющим входом управляемого делителя 11 частоты, выход которого соединен со счетным входом счетчика 7, выход регистра 10 соединен с управляющим входом управляемого делителя 13 частоты, выход которого соединен со счетным входом счетчика 8, первый информационный вход 19 умножителя соединен с входом формирователя 1 импульсов, выход которого соединен с входом разрешения записи регистра 3 и, через элемент 5 задержки, с входом сброса счетчика 7, информационный выход которого соединен с информационным входом регистра 3, второй информационный вход 20 умножителя соединен с входом формирователя 2 импульсов, выход которого соединен с входом разрешения записи регистра 4 и, через элемент 6 задержки, с входом сброса счетчика 8, информационный выход которого соединен 40 с информационным входом регистра 4, выход регистра 3 соединен с входом преобразователя 15 прямого кода в обратный, выход которого соединен с первым входом сумматора 18, выход регистра 4 соединен с входом 4 преобразователя 16 прямого кода в обратный, выход которого соединен с вторым входом сумматора 18, выход сумматора 18 соединен с входом преобразователя 17 прямого кода в обратный, выход которого соединен с управляющим входом управляемого делителя 12 частоты, выход которого является выходом цифрового умножителя частоты.

Умножитель работает следующим образом.

Сигналы первой и второй входных последовательностей импульсов с периодами 55

Т и Т2 поступают на соответствующие входы первого и второго формирователей 1 и 2 импульсов, которые формируют управляющие сигналы длительностью Ti и Т соответственно. Передний фронт импульса длительностью Ti через первый элемент 5 задержки поступает на вход установки в «нуль» первого счетчика 7 и устанавливает его в исходное состояние. Передний фронт импульса длительностью Т2 через второй элемент 6 задержки поступает на вход установки в «нуль» второго счетчика 8 и устанавливает

его в исходное состояние.

Первый и второй счетчики 7 и 8 считают импульсы с выходов первого и третьего управляемых делителей 11 и 13 частоты соответственно. В регистрах 9 и 10 предварительно записаны числа а и Р соответственно.

Коды чисел с и В поступают на установочные входы управляемых делителей 11 и 13 частоты соответственно и определяют их коэффициент деления. На информационные входы первого и третьего управляемых делителей

11 и 13 частоты поступают импульсы с частотой fo с выхода генератора 14 тактовых импульсов.

Спустя промежуток времени Ti на вход счетчика 7 поступает Ni = Tiff/сс импульсов, спустя промежуток времени Т2 на вход счетчика 8 поступает Ng = ufo/P импульсов.

По окончании интервала времени Ti число Ni из счетчика 7 импульсов переписывается в первый регистр 3, по окончании интервала времени Т> число Nq из счетчика 8 импульсов переписывается во второй регистр 4.

На управляющий вход второго управляемого делителя 12 частоты через третий преобразователь 17 прямого кода в обратный поступает код у с выхода сумматора 18, равный сумме кодов у1 и 72, формируемых на выходах преобразователей 15 и 16 прямых кодов в обратные соответственно.

Коды у и у вычисляются по формулам г1 — 1/Ni г2 = 1/1 12.

Число, обратное числу у = у +у, определяет коэффициент деления управляемого делителя 12 частоты, на выходе которого импульсы появляются через интервалы времени

ТВых = 1/g fp = 1 (и/Tf+)/Тя) .

Тогда частота импульсов на выходе цифрового умножителя частоты равна где fi = 1/Т и fg = 1/Тр — частоты следования импульсов первого и второго входного сигналов соответственно.

Формула изобретения

Цифровой умножитель частоты, содержащий генератор тактовых импульсов, первый, второй, третий и четвертый регистры, пер1285467

Составитель В. Гусев

Редактор Е. Папи Техред И. Верес Корректор T. Колб

Заказ 7498/50 Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 вый и второй управляемые делители частоты, первый счетчик, сумматор и первый формирователь импульсов, вход которого соединен с первым информационным входом умножителя, информационный выход первого счетчика соединен с информационным входом первого регистра, выход третьего регистра соединен с управляйщим входом первого управляемого делителя частоты, выход которого соединен со счетным входом первого счетчика, выход второго управляемого делителя частоты соединен с выходом умножителя, отличающийся тем, что, с целью расширения класса решаемых задач за счет обеспечения возможности формирования выходного сигнала с частотой, определяемой комбинацией частот двух входных сигналов, в него введены первый, второй и третий преобразователи прямого кода в обратный, первый и второй элементы задержки, второй счетчик, третий управляемый делитель частоты и второй формирователь импульсов, gp вход которого соединен с вторым информационным входом умножителя, выход первого формирователя импульсов соединен с входом разрешения записи первого регистра и с входом первого элемента задержки, выход которого соединен с входом сброса первого счетчика, выход второго формирователя импульсов соединен с входом разрешения записи второго регистра и с входом второго элемента задержки, выход которого соединен с входом сброса второго счетчика, информационный выход второго счетчика соединен с информационным входом второго регистра, выход которого соединен с входом второго преобразователя прямого кода в обратный, выход первого регистра соединен с входом первого преобразователя прямого хода в обратный, выход которого соединен с первым входом сумматора, выход второго преобразователя прямого кода в обратный соединен с вторым входом сумматора, выход которого соединен с входом третьего преобразователя прямого кода в обратный, выход которого соединен с управляющим входом второго управляемого делителя частоты, выход четвертого регистра соединен с управляющим входом третьего управляемого делителя частоты, выход которого соединен со счетным входом второго счетчика, выход генератора тактовых импульсов соединен с информационными входами первого, второго и третьего управляемых делителей частоты.