Интегральная схема управления балансовым осциллятором электронно-механических часов

 

Изобретение относится к электронным приборам времени и может быть использовано в балансовых электронно-механических часах для поддержания незатухающих колебаний балансового осциллятора. Целью изобретения является повышение точности хода часов за счет стабилизации амплитуды колебаний баланса, снижение средней потребляемой мощности и микроминиатюризация устройства. Интегральная схема управления балансовым осциллятором электронно-механических часов содержит катущку освобождения и управляющую катушку, источник питания, ключевой транзистор, общую шину, источник опорных напряжений, три компаратора, два / 5-триггера, два ТТ- триггера, три логических элемента ИЛИ-НЕ, элемент ИЛИ и инвертор. В устройстве поддерживается неизменной ЭДС, наводимая в катушке освобождения, которая пропорциональна амплитуде колебаний баланса, за счет чего происходит нейтрализация всех факторов, изменяющих амплитуду колебаний баланса. 4 ил. ;о (Л 1C со О 1C 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д1) 4 G 05 Р 19/02

) !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3867019/24-24 (22) 05.03.85 (46) 15.02.87. Бюл. № 6 (71) Ленинградское производственное объединение «Электронприбор» (72) Е. И. Андреев, Б. С. Брискин, А. А. Васильев и М. М. Грудников (53) 62-50(088.8) (56) Патент Великобритании № 1337351, кл. G 04 С 5/00, 1973.

Аксерольд 3. М. Проектирование часов и часовых систем. Л.: Наука, 1981, с. 141, рис. 4.3 а и с. 147, рис. 4.16. (54) ИНТЕГРАЛЬНАЯ СХЕМА УПРАВЛЕНИЯ БАЛАНСОВЫМ ОСЦИЛЛЯТО РОМ

ЭЛЕКТРОННО-МЕХАНИЧЕСКИХ ЧАСОВ (57) Изобретение относится к электронным приборам времени и может быть использо- вано в балансовых электронно-механических часах для поддержания незатухающих ко„„Я(.) „„1290278 лебаний балансового осциллятора. Целью изобретения является повышение точности хода часов за счет стабилизации амплитуды колебаний баланса, снижение средней потребляемой мощности и микроминиатюризация устройства. Интегральная схема управления балансовым осциллятором электронно-механических часов содержит катушку освобождения и управляющую катушку, источник питания, ключевой транзистор, общую шину, источник опорных напряжений, три компаратора, два RS-триггера, два TTтриггера, три логических элемента ИЛИ-НЕ, элемент ИЛИ и инвертор. В устройстве поддерживается неизменной ЭДС, наводимая в катушке освобождения, которая пропорциональна амплитуде колебаний баланса, за счет чего происходит нейтрализация всех 3 факторов, изменяющих амплитуду колеоаний баланса. 4 ил.

1290278

Изобретение относится к электронным приборам времени и может быть использовано в балансовых электронно-механических часах для поддержания незатухающих колебаний балансового осциллятора.

Целью изобретения является повышение точности хода часов за счет стабилизации амплитуды колебаний баланса, снижения средней потребляемой мощности и микроминиатюризации устройства.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — эпюры напряжений на входе и выходе схемы управления балансовым осциллятором электронномеханических часов; на фиг. 3 — электрическая принципиальная схема источника опорных напряжений; на фиг. 4 — алгоритмы работы устройства.

Схема управления балансовым осциллятором электронно-механических часов содержит катушку 1 освобождения, управляющую катушку 2, источник 3 питания, ключевой транзистор 4, общую шину 5, источник 6 опорных напряжений, первый 7, второй 8 и третий 9 компараторы, первый 10 и второй 11 RS-триггеры, первый 12 и второй 13

TT-триггеры, первый 14, второй 15 и третий 16 логические элементы ИЛИ-НЕ, логический элемент ИЛИ 17 и инвертор 18.

Катушка 1 освобождения подключена своим началом к инверсным входам первого 7 и второго 8 компараторов и к прямому входу третьего компаратора 9, а своим концом — к первому выходу источника 6 опорных напряжений. Управляющая катушка 2 подключена своим концом к источнику питания 3, а своим началом — к стоку ключевого транзистора 4, исток которого подключен к общей шине 5. Прямые входы первого 7, второго 8 и инверсный вход третьего 9 компараторов подключены к второму, третьему и четвертому выходам источника 6 опорных напряжений соответственно. Выход первого компаратора 7 подключен к первому входу первого логического элемента ИЛИ-НЕ 14.

Выход второго компаратора 8 подключен к S-входу первого RS-триггера 10, к первому входу второго логического элемента ИЛИНЕ 15, к входу инвертора 18, к D- и С-входам первого ТТ-триггера 12 и к С-входу второго

ТТ-триггера 13. Выход третьего компаратора 9 подключен к R-входу первого RS-триггера 10, к Я-входу второго RS-триггера 11 и к R-входам первого 12 и второго 13 TTтриггеров. Второй вход первого логического элемента ИЛИ-НЕ 14 подключен к инверсному выходу первого RS-триггера 10, à его выход — к первому S-входу второго RSтриггера 11 и к первому входу логического элемента ИЛИ 17. Второй вход второго логического элемента ИЛИ-НЕ 15 подключен к инверсному выходу второго RS-триггера 11, а его выход — к второму входу логического элемента ИЛИ 17, выход которого подключен к затвору ключевого транзистора 4. Вы5

35 ход инвертора 18 подключен к С-входам первого 12 и второго 13 TT-триггеров и к первому входу третьего логического элемента

ИЛИ-НЕ 16. Выход первого TT-триггера 12 подключен к D-входу второго TT-триггера 13, а инверсный выход этого триггера 13 к второму входу третьего логического элемента ИЛИ-HE 16. Выход третьего логического элемента ИЛИ-HE 16 подключен к второму 5-входу второго RS-триггера ) 1.

Вся схема управления балансовым осциллятором может быть реализована на стандартном технологическом процессе часовых К-МОП ИС в виде одной микросхемы.

В качестве компаратора может быть использован стандартный К-МОП операционный усилитель, с управляющим р-канальными тзанзисторами в дифференциальном каскаде и нагрузками, связанными в виде

«токового зеркала».

Источник опорных напряжений 6 может быть ре а,пизован на основе вертикального биполярного транзистора 19 К-МОП структуры (фиг. 3), где в качестве базы используется область кармана р-канального транзистора. Коллектором транзистора 19 является подпожка интегральной схемы, куда подключен источник питания 3. В базовоколлекторную цепь биполярного транзистора 19 включен р-канальный транзистор 20, затвор которого управляется операционным усилителем 21, один вход которого подключен к общей шине 5, а второй — к эмиттерной нагрузке 22 биполярного транзистора 19.

В базовую цепь биполярного транзистора вк,пючена цепочка резисторов 23, 24, 25 и 26.

Падение напряжения на этих резисторах формирует все четыре опорных напряжения на выходах источника 6. Таким образом, в качестве параметрической опоры выступает прямо смещенный эмиттерно-базовый переход биполярного транзистора.

Таким образом, на выходе источника 6 опорных напряжений формируются четыре уровня напряжений (фиг. 2): напряжение

У. (на первом выходе), смещающее входной сигнал, наводимый в катушке освобождения, относительно уровня общей шины; напряжение среднее U-t (на втором выходе); минимал ьное „/ мин (на третьем выходе) и максимальное U .. (на четвертом выходе).

Напряжение смещения (/..;. предотвращает паразитную биполярную инжекцию неоснованных носителей в подложку интегральной схемы на отрицательной полуволне сигнала, наводимого в катушке 1 освобождения.

Условие отсутствия заразитной инжекции:

U. — U «(U, где U:; — максимальное входУ ное напряжение, наводимое во входной катушке; U< — -- напряжение начала отпирания кремниевого р-и перехода. Уровни напряжения О.;.-, U, U.. ° относительно U:» определяют энергетику бала нсового осциллятора.

Разность напряжений U".« — U:.-. соответст1290278 вует уровню стабилизируемой ЭДС, наводимой магнитной системой баланса в катушке 1 освобождения. Уровень стабилизируемой ЭДС однозначно связан с амплитудой баланса, которая, следовательно, тоже стабилизируется системой (Ueaxc — Ucp — напряжение, определяющее ширину основного рабочего импульса в управляющей катушке 2 балансового осциллятора, Увв — Uc— напряжение, определяющее порог запуска балансового осциллятора).

В дальнейшем изложении отсчет уровней напряжения на катушке освобождения и входах компараторов ведется от уровня

Uc, принимая его за нулевой уровень.

Качественное функционирование схемы управления балансовым осциллятором иллюстрируется эпюрами напряжений (фиг. 2) на начальных концах катушки 1 освобождения (кривая 1) и управляющей катушки 2 (кривая 2). Если колебательная система выведена из состояния равновесия и в катушке 1 освобождения навелась ЭДС, превышающая порог срабатывания компаратора 8 напряжения минимального уровня, то на управляющей катушке 2 формируется импульс напряжения, длительность которого соответствует длительности возбуждения компаратора 8 l„— !1. Энергия механического импульса, формируемого магнитной системой баланса, значительно превосходит энергиб, отбираемую часовым механизмом, и амплитуда колебаний баланса непрерывно возрастает. С возрастанием амплитуды колебаний баланса растет и ЭДС. наводимая в катушке 1 освобождения. Когда ЭДС становится равной уровню срабатывания UM-. компаратора 9, длительность импульса напряжения на управляющей катушке 2 становится равной tz (t„=t ) . Затем схема переходит в режим формирования стационарного импульса t„ — 4. В виду синусоидальной формы ЭДС в катушке 1 освобождения и небольшой разности порогов срабатывания (Uwa.c — Ucp) компараторов 7 и 8 характеристика регулирования амплитуды носит нелинейный характер. Система регулирования амплитуды носит астатический характер, т. е. воздействие всегда перекомпенсирует изменение амплитуды колебаний баланса.

Схема управления балансовым осциллятором имеет четыре ступени формирования длительности импульса напряжения в управляющей катушке, что позволяет ей быстро адаптироваться к изменению нагрузки на минутной оси часового механизма. Работу схемы управления балансовым осциллятором иллюстрирует алгоритм (фиг. 4) .

Устройство функционирует следующим образом.

При отсутствии ЭДС наводимой в катушке 1 освобождения, баланс в состоянии покоя на выходах компараторов 7 и 8 «единичный», а на выходе компаратора 9 «нулевой> уровень напряжения. При этом на инверсном выходе RS-триггера 10 устанавливается

«нулевой» уровень напряжения (Q4 — — О), . на выходах логических элементов ИЛИНЕ 14 и 15 тоже «нулевой» уровень напря5 жения. На входы ТТ-триггеров 12 и 13 приходит сигнал сдвига, а на выходе логического элемента ИЛИ-НЕ 16 — сигнал «О».

Вне зависимости от состояния RS-триггера 11 на выходе элемента ИЛИ 17 «нулевой»

1О

f5

55 уровень напряжения. Транзистор 4 заперт и импульс в управляющей катушке 2 отсутствует. Если баланс выведен из состояния покоя и ЭДС, наводимая в катушке 1 освобождения, в результате колебания относительно положения равновесия превышает порог срабатывания 0"в, то компаратор 8 возбуждается, и на его выходе появляется

«нулевой» уровень напряжения. В зависимости от состояния RS-триггера 11 сигнал возбуждения компаратора 8 может либо пройти, либо не пройти на выход логического элемента ИЛИ-НЕ 5. Если Яз=О, на выходах логических элементов ИЛИ-НЕ 15 и ИЛИ 17 устанавливаются «единичные» уровни напряжения и длительность импульса напряжения в управляющей катушке 2 становится равной времени возбуждения компаратора 8 (4 — ti)

Если Яз=1, то на выходах логических элементов ИЛИ-НЕ 15 и ИЛИ 17 «нулевой» уровень напряжения, транзистор 4 заперт и импульс напряжения на управляющую катушку 2 не поступает. При этом, однако, производится установка ТТ-триггера 12 в «единичное» состояние (Qi — — 1) и сдвиг информации с выхода первого ТТ-триггера на выход второго ТТ-триггера 13 (Q,= ), После двукратного подряд повторения таких сигналов в катушке 1 освобождения на выходе элемента ИЛИ-НЕ 6 устанавливается

«единичный» уровень напряжения и RSтриггер 11 устанавливается в состояние (4=0. После этого третий и все последующие аналогичные сигналы в катушке освобождения обязательно вызывают импульсы напряжения на управляющей катушке. Когда ЭДС, наводимая в катушке 2 освобождения, превысит порог срабатывания компаратора 9 (Увх)Ума.с), последний возбуждается.

На выходе компаратора 9 появляется «единичный» уровень напряжения, который прерывает формирование импульса в катушке 2, устанавливает RS-триггер 11 в состояние

pa=1, аТТ-триггеры 12 и 13 в состояние

Qi=0 и @=1. ТТ-триггеры 12 и 13 совместно с элементами 8 и 16 выполняют функцию сдвигового регистра. На вход сдвигового регистра непрерывно записывается информация с выхода компаратора 8 и эта информация стирается в момент возбуждения компаратора 9. Такая схема не позволяет сразу же после самого узкого импульса 1„— t перейти к самому широкому импульсу t„=ti, что обеспечивает плавность регулирования амплитуды баланса и невозможность его

1290278

«забалтывания». В то же время такая схема позволяет легко перенести начало формирования импульса на уровень

U,«. в момент запуска балансового осциллятора. Схема стабилизации амплитуды баланса с помощью четырех градаций длительности импульсов, каждый из которых может еше изменяться в широких пределах, позволяет отказаться от стабилизации амплитуды напряжения импульса в управляющей обмотке. Это приводит к повышению

КПД схемы и, как следствие, увеличению времени работы часов без смены батареи.

При этом ресурс батареи возрастает вдвое.

Большой коэффициент усиления схемы за счет использования компараторов и астатический принцип регулирования амплитуды баланса позволяют улучшить степень стабилизации амплитуды и тем самым повысить точность хода часов в условиях дестабилизирующих факторов. Схема управления не содержит конденсаторов большой емкости и может быть реализована в виде одной микросхемы на стандартном технологическом процессе часовых К-МОП-ИС.

Формула изобретения

Интегральная схема управления балансовым осциллятором электронно-механических часов, содержащая катушку освобождения и последовательно соединенные управляющую катушку, коммутирующий транзистор и общую шину, отличающаяся тем, что, с целью повышения точности хода часов за счет стабилизации амплитуды колебаний баланса, снижения средней потребляемой мощности и микроминиатюризации устройства, в него введены источник опорных напряжений с четырьмя выходами, последовательно соединенные первый компаратор, первый элемент ИЛИ-НЕ и. элемент ИЛИ, выход которого подключен к затвору коммутирующего транзистора, последовательно соединенные второй компаратор и второй элемент ИЛИ-НЕ, инверсный выход которого соединен с вторым входом элемента ИЛИ, введены также последовательно соединенные инвертор и третий элемент ИЛИ-НЕ, а также первый и второй RS-триггеры, первый и второй TT-триггеры и третий компаратор, прямой вход которого соединен с ин10 версным входом второго компаратора и одновременно подключен через катушку освобождения к первому выходу источника опорных напряжений и инверсному входу первого компаратора, прямой вход которого соединен с вторым выходом источника опорных напряжений, третий выход которого соединен с прямым входом второго компаратора, выход которого подключен к S-входу первого

RS-триггера, входу инвертора, и D- входу и С-входу первого ТТ-триггера и С-входу

gp второго 2 Т-триггера, четвертый выход источника опорных напряжений соединен с инверсным входом третьего компаратора, выход которого подключен к R-входу первого RSтриггера, к R-входу второго RS-триггера, к Я-входу первого ТТ-триггера и R-входу второго ТТ-триггера, инверсный С-вход которого подключен к инвертору, а О-вход— к выходу первого ТТ-триггера, инверсный

С-вход которого также подключен к выходу инвертора, второй вход первого элемента

30 ИЛИ-НЕ соединен с инверсным вь!Ходом первого RS-триггера, а выход первого элемента ИЛИ-НЕ соединен с первым S-входом второго RS-триггера, второ " S-вход которого соединен с выходом третьего элемента

ИЛИ-НЕ, второй вход которого подключен

„к инверсному выходу второго ТТ-триггера, инверсный выход второго RS-триггера соединен с вторым входом второго элемента ИЛИНЕ.

1290278 иакс

1290278

Ц - состояние быхп3а я тт- трыгггй7 f2 Р преды0 цек цикяв

Фиг. Ф

Редактор А. Гулько Техред И. Верес Корректор Н. Король

Заказ 7901/45 Тираж 864 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4