Мультимикропрограммная система управления

 

Изобретение относится к вычислительной технике и может быть использовано в качестве управляющей подсистемы в системах управления сбсфом и обработкой информации. Цель изобретения - повьшение быстродействия системы. Устройство содержит блок памяти микрокоманд, блок памяти микропрограмм, с первого по N-й блоки микропрограммного управления (N - число параллельно управляемых объектов), блок формирования адреса микрокоманд, блок синхронизации, два регистра адреса, регистр микрокоманд , регистр управления записью, регистр управления запуском, регистр блокирования, счетчик признаков, мультиплексор, блок дешифраторов, блок элементов ИЛИ, два блока элементов И, восемь этгементов И, элемент Ш1И-НЕ, два элемента ИЛИ, одновибратор. Введение счетчика признаков , трех элементов ИЛИ, восьми элементов И, одновибратора приводит к достижениям цели. 10 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (5D 4 С 06 F 9/22

В(г" )г:-:..i g

1ч

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3907987/24-24 (22) 10.06. 85 (46) 23.02. 87. Бюл. ¹ 7 (72) Н.Ф. Сидоренко, В.С. Харченко, Г. Н. Ти.юнькин, С. Б. Кальченко, С.Н. Ткаченко и Б.В. Остроумов

- (53) 681.32(088.8) (56) Авторское свидетельство СССР № 905818, кл. С 06 F 9/22, 1979.

Авторское свидетельство СССР

¹ 1133594, кл. G 06 F g/22, 1983. (54) МУЛЬТИМИКРОПРОГРАММНАЯ СИСТЕМА

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве управляющей подсистемы в системах управления сбором и обработкой информации. Цель изобретения — повьппение быстродействия системы. Устройство содержит блок памяти микрокоманд, блок памяти микропрограмм, с первого по N-й блоки микропрограммного управления (N — число параллельно управляемых объектов), блок формирования адреса микрокоманд, блок синхронизации, два регистра адреса, регистр микрокоманд, регистр управления записью, регистр управления запуском, регистр блокирования, счетчик признаков, мультиплексор, блок дешифраторов, блок элементов ИЛИ, два блока элементов И, восемь элементов И, элемент ИЛИ-НЕ, два элемента ИЛИ, одновибратор. Введение счетчика признаков, трех элементов ИЛИ, восьми элементов И, одновибратора приводит к достижениям цели. 10 ил.

91981

1 12

Изобретение относится к вычислительной технике и может быть использовано в качестве управляющей подсистемы в системах контроля и уггравления сбором и обработкой информации.

Цель изобретения — повышение быстродействия системы.

На фиг. 1 и 2 представлена функциональная схема предлагаемой системы; на фиг. 3 — функциональная схема i — го блока микропрограммного управления; на фиг. 4 — функциональная схема блока формирования адре— са; на фиг. 5 — функциональная схема блока синхронизации; на фиг. 6 — форматы микрокоманд, используемых микропрограммным управляющим устройством, на фиг. 7 и 8 ,алгоритм работы мультимикропро-! граммной системы для контроля и управления, на фиг. 9 и 10 — временная диаграмма работы системы.

Система (фиг. 1 и 2) содержит блок 1 памяти микрокоманд (БПМК), блок 2 памяти микропрограммы (БПМП), блоки 3, -3 микропрограммного управ— ления (МПУ), блок 4 формирования адреса микрокоманд, блок 5 синхронизации, первый регистр 6 адреса микрокоманды (РЛМК), регистр 7 микрокоманд (PMK) с полями: 8 — адреса следующей микрокоманды, 9 — логических условий, 10 — микроопераций, 11 — признака микрокоманды, 12 признака режима записи (считывания), второй регистр 13 адреса, регистр

14 управления записью, регистр 15 управления запуском, регистр 16 блокировки, счетчик 17 признаков

М, регистр попя 12, мультиплексор

18, блок 19 дешифраторов, блок элементов ИЛИ 20, первый блок элементов И 21, второй блок элементов

И 22, первый элемент И 23, второй элемент И 24, третий элемент И 25, четвертый элемент И 26, пятый элемент И 27, шестой элемент И 28, седьмой элемент И 29, восьмой элемент И 30, элемент ИПИ-HE 31, первый элемент ИЛИ 32, второй элемент

ИЛИ 33, третий элемент ИЛИ 34, одновибратор 35.

Кроме того, система (фиг. 1 и 2) содержит вход 36 кода операции системы, вход 37 пуска системы, вход

38 логичегких условий верхнего урсв10

55 ня, входы 39,-39 логических условий нижнего уровня, выходы 40 микроопераций ведущей микропрограммы, выходы 40 конца работы системы, выходы 41, — 41 микроолераций нижнего уровня, выходы 42 адреса, шина 43 записи микропрограмм нижнего уров1 ня, выход 44 признака М, обнуления счетчика адреса блоков 3„-3, вы1 ход 45 признака H конца микропро 1 граммы БПМП, выходы 46 -46 конца

1 работы микропрограмм нижнего уров; и ня, пятый, первый, второй выходы

47,-47З соответственно блока 5 синхронизации (выходы синхросигналов

), третий,, четвертый выходы 48

I 1 и 48 соответственно блока 5 синхро2 низации (выходы синхросигналов с ), 2 шестой выход 49 блока 5 синхронизации (выход синхросигнала ) вы3 ходы 50 -50 управления записью

1 N микропрограмм нижнего уровня, выходы 51 -51 управления запуском и микропрограмм нижнего уровня, блокировки 521-52 работы ведущей MHKDQ грограммы, шину 53 микроопераций, выход 53, конца команды блока И 21, шину 54 управления нижними уровнями, единичные входы 55 -5grrr регистра 14 управления записью микропрограмм, единичные входы 56„-56 регистра 15 управления запуском, шину 57 начального адреса,, единичные входы 58„58 регистра 16 блокировки, выход

59 элемента ИЛИ-НЕ 31, выход 60 элемента И 27, выход 61 элемента И 28, выход 62 элемента ИЛИ 33, выход 63 элемента ИЛИ 4.

Блок З.i МПУ (фиг. 3) содержит блок 64 памяти микрокоманд (БПМК), первый регистр 65 адрес.а, второй регистр 66 адреса, счетчик 67 адреса, первый триггер 68 управления, второй триггер 69 управления, мульти— плексор 70; коммутатор 71 адреса, первый элемент И 72, четвертый эле— мент И 73, седьмой элемент И 74, пятый элемент И 75, восьмой элемент

И 76, шестой элемент И 77, второй элемент И 78, третий элемент И 79, второй элемент ИЛИ 80, первый элемент ИЛИ 81,. первый элемент 82 задержки на с,, второй элемент 83 задержки на Г, Блок 4 формирования адреса микрокоманды (фиг. 4) содержит коммутатор 84, элемент ИЛИ 85.

Блок 5 синхронизации (фиг. 5) содержит генератор 86, триггер 87»

3 1291981 первый элемент И 88, второй элемент

И 89, третий элемент И 90.

На фиг. 6 представлены форматы микрокоманд мультимикропрограммной системы для контроля и управления.

Форматами А, В и С задаются микрокоманды ведущей микропрограммы. Идентификация форматов осуществляется по двум разрядам признаков М и M

1 2 микрокоманды: в формате А значение 10 признака М, равно единице, признака М вЂ” нулю, в формате В значения с признаков M и М равны нулю; в с формате С значение признака M равс

1 но нулю, а значение признака М вЂ” 15 единице. з

Микрокоманды с форматом А содерH жит адресное поле А,„, поле логил ческих условий (ЛУ), поле микроопеч раций (МО) и признаки M,, M фор- 20 мата. Микрокоманды с форматом В (С) и содержат адресное поле А поле т

СП1

ЛУ, поле начального адреса микрог программы нижнего уровня А„, пбле

МО, признак формата В(С) . Кроме тон го, поле MO в микрокомандах с форматом В и С содержит подполе М ак с признака записи микропрограмм на и

БПМП 2 в блок 31 МПУ (фиг. 1 и 2), т

М „ — признака запуска микропрос грамм нижнего уровня, .М вЂ” признан ка блокировки ведущей микропрограммы по количеству управляемых одно- д типных объектов. м

Формат D задает микрокоманды о

5IIMII 2 и содержит адресное поле А,„, н поле микрокоманд, переписываемых из P

БПМП в блоки 3,-3,1 MID, а также поб ле признака M обнуления счетчика

1 ч

67 адреса (фиг. 3) и поле признака ще ! М 2 коНца микропрограммы.

Формат F представляет микрокоман- ми ды блоков 3,-3 МПУ (фиг. 1 и 2). по

Он содержит адресное поле А „, поле г

ЛУ, поле МО, поле признака конца д микропрограммы нижнего уровня. ур

На фиг. 9 и, 10 показана временная диаграмма работы системы для выходов элементов, обозначения которых соответствуют обозначениям, приведенным на фиг. 1 и 2.

На фиг. 7 и 8 представлен алгоритм функционирования мультимикропрограммной системы для,контроля и управления. Введенные здесь обозначения аналогичны обозначениями, используемым на фиг. 1 и 2.

4

Сущность изобретения состоит в повышении быстродействия за счет сокращения непроизводительных затрат времени на реализацию микропрограмм верхнего уровня управления путем устранения блокировки ведущей микропрограммы при выполнении ветвлений в случае невозможности своевременной записи и запуска микропрограмм нижнего уровня, введения специальных форматов микрокоманд в устройтве управления верхнего уровня истемы и в.ПЗУМП для обеспечения пецыальной дисциплины записи и читывания, а также разбиения при аписи каждой-микропрограммы, храимой в ПЗУМП, на две части; паралельной записи в блоки МПУ первых астей двух микропрограмм ПЗУМП и рекращения записи одной иэ микророграммы в зависимости от резульата ветвления ведущей микропрораммы.

Элементы системы можно разбить

1 а средства хранения и считывания икрокоманд верхнего уровня, средтва хранения и считывания микророграмм, средства хранения и счиывания микрокоманд нижнего уровня, редства управления пуска и синхроизации.

Верхний уровень предназначен ля реализации ведущей микропрограмы. К средствам верхнего уровня тносится БПМК1, блок 4 формироваия адреса микрокоманд, первый .

AMK 6, PMK 7, мультиплексор 18, лок 19 дешифраторов.БПМК1 предназнаено для хранения микрокоманд ведуй микропрограммы.

Средства хранения и считывания кропрограмм предназначены для бесвторного хранения всех микропрорамм контроля и управления команами, которые реализуются на нижнем овне, а также для формирования адреса микрокоманды при считывании микропрограмм в блоки 3„ -3„ МПУ (фиг. 3). К средствам хранения и считывания микропрограммы относятся блок 20 элементов ИЛИ, второй регистр 13 адреса и БПМП2.

Нижний уровень предназначен для реализации микропрограмм параллельного контроля и управления однотипными объектами (например, операционными блоками). К средствам нижнего уровня относятся. блоки 3,-3 МПУ (фиг. 2). Блоки МПУ могут работать

5 129 в первом и во втором режиме записи микропрограммы иэ БПМП2 и в первом и во втором режиме реализации параллельных микропрограмм.

В первом режиме записи управляющими сигналами для блока МПУ являются: синхросигнал на входе 48,, сигнал записи на входе 50i которые поступают на управляющие входы коммутатора 71 и элементов И 72, 73 и 78. Счетчик 67 служит для задания адресов, по которым записываются микрокоманды. В исходном состоянии счетчик 44 находится в нулевом состоянии. С приходом синхросигнала Т

2. и сигнала записи, единичный сигнал с выхода элемента И 78 поступает на вход счетчика 67 и на вход считывания БПМК 64. Запись первой микрокоманды в БПМК 64 осуществляется по нулевому адресу. С выхода счетчика

67 с приходом единичного управляю-. щего сигнала через коммутатор 71 на вход БПМК 64 поступают адреса, по которым записываются микрокоманды, поступающие в блок 3i на вход 43.

По мере поступления и записи микрокоманд происходит увеличение содержимого счетчика 67. Регистр 66 адреса предназначен для хранения адреса последней микрокоманды первой части первой записываемой микропрограммы нижнего уровня во втором режиме записи. По окончании процедуры записи происходит пропадание единичного сигнала на входе 50i, после чего по сигналу на входе 44 происходит синхронизация по ь регистра 66 (это необходимо во втором режиме записи), с задержкой i> (элемент 83) закрывается коммутатор 71 по входам счет— чика 67 и обнуляется счетчик 67.

В первом режиме реализация микропрограмм блок МПУ работает аналогично средствам верхнего уровня при реализации ведущей микропрограммы.

Сигналом перевода в данный режим является единичный сигнал запуска, который поступает на вход 51i. После прихода этого сигнала из БПМК 64 считывается первая микрокоманда формата F (фиг. 6) по нулевому адресу„ заданному в регистре 65. После при— хода задержанного на время считывания информации БПМК 64 синхросигнала t< в регистр 65 записывается адрес следующей микрокоманды и т.д.

Сигналы микроопераций по мере считывания их из БПМК 64 поступают на вы1981 6

f0

55 ход 41i. Модификация адреса с помощью мультиплексора 70 и элемента

ИЛИ 81 осуществляется также, как при формировании адреса микрокоманд ведущей микропрограммы. При появлении единичного сигнала на выходе 46i происходит об>нуление регистра 66 триггеров 68 и 69 и выдается команда о конце работы микропрограммь1 нижне—

ro уровня на регистры 15 и 16 (фиг. 1 и 2).

Второй режим записи состоит из двух этапов. На первом этапе осуществляется запись первых частей двух микропрограмм, причем запись первой части первой микропрограммы производится как и в первом режиме записи (по адресам, которые считываются с единичных выходов счетчика 67), а запись первой части второй микропрограммы производится по адресам, считанным с инверсных выходов счетчика

67. Второй этап заключается в окончании записи той микропрограммы, команда на запись которой поступила после ветвления ведущей микропрограммы. Соответственно, если в результате ветвления выяснилась необходимость выполнения перый (второй) микропрограммы, производится завершение ее записи по прямым (инверсным) адресам, считанным со счетчика 67. Моментом начала записи первоно участка второй микропрограммы является поступление синхроимпульсов на вход 48 „ единичного сигнала запись на вход 50i и, кроме того, управляющих единичных сигналов на входы 60 и 63. По единичным сигналам на вхоцах 60 и 50i происходит установка триггера 69 в единичное состояние, после чего по заднему фронту сигнала на выходе элемента

И 73 в единицу устанавливается триггер 69. На входе элемента И 76 появляется единичный потенциал, который закрывает вход коммутатора по прямым выходам регистра 65 и счетчика 67 и открывает по инверсным. Таким образом, обеспечивается запись первого участка второй микропрограм мы по адресам, считываемым с инверсных выходов счетчика 67. По окончании записи на входе 50i появляется нулевой потенциал, закрывающий коммутатор 71, элементы И 73 и 78 (обнуление счетчика 67 не происходит).

1291981

При ветвлении ведущей микропрограммы на управляющий вход 62 посту— пает единичный сигнал, который через элементы И 74, ИЛИ 80 по заднему формату синхронизирует триггер 69.

Одновременно на информационный вход

63 триггера 69 поступает результат модификации адреса ведущей микропрограммы. Если в результате модификации получен нулевой сигнал, ком в 10 мутатор 71 открывается по единичным выходам регистра 65 и счетчика 67.

Одновременно открывается элемент

И 77, разрешая прохождение управляющего сигнала с входа 61 для синхронизации записи адреса с регистра 66 в счетчик 67. Если в результате мо— дификации получен единичный сигнал, коммутатор остается открыт по инверсным выходам регистра 65 и счет- 20 чика 67, элемент И 77 закрывается и перезапись адреса из регистра 66 в счетчик 67 не производится. С поступлением очередного сигнала записи на вход 50i и синхроимпульсов на вход 48 одновременно поступает управляющий единичный сигнал на вход

61, которым (если триггер 69 в нулевом состоянии) через элемент И 77 синхронизируется перезапись послед. него адреса первого участка первой микропрограммы в счетчик 67, с последующим завершением записи этой микропрограммы. Если триггер 69 в единичном состоянии, синхронизация 35 не -происходит и записывается до конца вторая микропрограмма (адреса считываются с инверсных выходов счетчика 67). Окончание записи микропрограммы в целом происходит анало- 40 гично тому, как завершается запись первой части первой микропрограммы.

Таким образом, по окончании второго режима задержки в блоке МПУ 3i записана одна микРопРогРамма, пРичем, 45 если результат ветвления ведущей микропрограммы равен единице (нулю), запись производится по инверсным (прямым) адресам, считываемым со счетчика 67. Отличие второго режима 50 реализации микропрограмм нижнего уровня состоит в том, vzo микропрограмма может считываться, как по адресам, формируемым на единичных выходах регистра 65> так и по адре- 55 сам, формируемым на инверсных выходах регистра 65. Это зависит от того, как записана микропрограмма.

Предлагаемая мультимикропрограммная система для контропя и управления функционирует в следующих режимах: режим ведущей микропрограммы; выполнение ведущей МП микропрограммы и одновременной записи ее

БПМП в .блоки МПУ в первом режиме записи; выполнение ведущей микропро— граммы и одновременной записи ее БПМП в блоки МПУ во втором режиме записи; выполнение ведущей микропрограммы и микропрограмм нижнего уровня в первом режиме считывания; выполнение ведущей микропрограммы и микропрограмм нижнего уровня во втором режиме считывания; режим выполнения микропрограмм нижнего уровня и блокировки ведущей микропрограммы.

Алгоритм функционирования мультимикропрограммной системы для контроля и управления представлен на фиг. 7 и 8.

Режим ведущей микропрограммы.

В исходном состоянии все триггеры находятся в нулевом состоянии, кроме двух триггеров регистра 7 микрокоманд в соответствующем разряде поля 10 микроопераций, а также в поле 11 признака микрокоманды записана единица. Эти единичные сигналы формируют управляющий сигнал на выходе 53> . В БПМК1 записаны микрокоманды ведущей микропрограммы. В

БПМП2 записаны микропрограммы нижнего уровня. В БПМК 64 блоков 3i записана нулевая информация. Объем памяти SIIMK 64 рассчитан на две микропрограммы максимальной длины, хранящиеся в БПМП2.

С подачей сигнала "Пуск на вход

37 блока 5 синхронизации триггер 87 (фиг. 5) устанавливается в единичное состояние и включает генератор

86, формирующий последовательности тактовых импульсов, 7 и Т

Код операции, задающий начальный адрес ведущей микропрограммы, поступает на вход 36 блока 4 формирования адреса. С выхода 53, единичный сигнал разрешает прохождение на выход блока 4 начального адреса микропрограммы.

По первому тактовому импульсу поступающему с выхода 47.2 на вход первого регистра 6 адреса, проходит запись в регистр 6 начального адреса микропрограммы.

Ф 9

Выполнение ведущей микропрограммы и одновременной ее записи из

БПМП2 в блоки 3 МПУ в первом режиме записи.

12919

По первому тактовому импульсу

Г происходит запись в регистр 7 первой микрокоманды ведущей микропрограммы из БПМК1. Формат считанной микрокоманды из БПМК1 показан на 5 фиг. 6. В рассматриваемом режиме функционирования устройства в регистр

7 микрокоманд записываются микрокоманды формата А, отличительным признаком которого является наличие f0 единицы в поле 11. регистра 7. В поле 8 регистра 7 находится адрес следующей микрокоманды, который поступает на блок 4 формирования адреса.

В результате записи первой микроко- 15 манды в регистр 7 на выходе 53, формируется нулевой сигнал, который запрещает поступление на выход блока 4 (фиг. 4) очередного кода операции и разрешает прохождение на вы- 20 ход блока 4 адреса следующей микрокоманды. После прихода второго тактового импульса работа устройства

1 происходит аналогично. В регистр 6 адреса записывается адрес следующей микрокоманды,. а с приходом второго тактового импульса Т на БПМК1 .в регистр 7 записывается вторая микрокоманда и т.д.

Единичным сигналом с поля 11 регистра 7 разрешается считывание сигналов микроопераций с выходов

53 блока элементов И 21. Сигналы микроопераций с выходов 53 поступают нл вход блока 19 дешифраторов, 35 который формирует управляющие сигналы.

В точках ветвления микропрограммы в блоке 4 происходит модификация адреса в соответствии со значением логического условия на выходе мультиплексора 18.

При появлении на выходе 53.1 единичного управляющего сигнала Конец команды устройство работает по 45 очередному коду операции.

Работа устройства прекращается по единичному сигналу "Конец работы", поступающему с выхода 40 на вход ( блока 5 синхронизации. Данный сигнал 50 поступает íà R-вход триггера 87 (фиг. 5), тем самым прекращая выда— чу синхросигналов с, и (фиг. 9 и 10).

81 10

Работа предлагаемой мультимикропрограммной системы для контроля и управления в данном режиме происходит аналогично работе системы в режиме ведущей микропрограммы. Отличие заключается в том, что одновременно с работой ведущей микропрограммы происходит запись необходимых микропрограмм из БПМП2 в блоки

3 „-3 „МПУ в первом режиме.

В исходном состоянии регистры

14- 16, счетчик 17 и счетчик 67 (фиг. 3) находятся в нулевом состоянии. Управляющий сигнал на один из входов 55„-55 „ регистра 14 управле— ния записи микропрограмм нижнего уровня поступает с выхода 54 при записи в РМК 7 формата В (фиг. 6) .

При этом с полей меток 11 и 12 PMK 7 элемента И 25 поступают нулевые сигналы, обуславливая появление разрешающего нулевого сигнала на прохождение информации через блок элементов И 22 на шину 54. В результате на шине 54 блока элементов И 22 появляется начальный адрес А „ микропрограммы, которую необходимо записать из БПМП2 в БПМК64 и управляющий сигнал на входе 55i регистра 14 управления записью микропрограмм нижнего уровня, устанавливающий один из триггеров регистра 14 в единичное состояние, тем самым разрешая запись микропрограммы в блок 3i МПУ. При этом управляющий сигнал с выхода элемента ИЛИ 32 открывает элемент И 23 для прохождения синхросигналов < на вход син- хронизации регистра 13 адреса.

Начальный адрес А поступает я-3ОП на шину 57 начального адреса и, проходя через блок элементов ИЛИ 20, с приходом синхросигнала Y с выхо1 да 461 блока. 5 синхронизации через открытый элемент И 23 записывается во второй регистр 13 адреса. Затем из БПМП2 с выхода 43 на вход блока

3i МПУ поступает первая микрокоманда формата D (фиг. 6) необходимой микропрограммы. Одновременно адрес следующей микрокоманды через блок элементов ИЛИ 20 с приходом следующего синхросигнала, записывается во второй регистр 13 адреса. На вы— ходе 43 БПМП2 появляется вторая микрокоманда и т.д. до тех пор, пока не будет считана последняя микрокоманда микропрограммы. В последней микрокоманде микропрограммы поll 12919 ле А,„ и поле микрокоманды МК заполнено нулями, а в поле признаков М, 1 и M записаны единицы. Таким образом, 2 при считывании из БПМП2 этой микрокоманды на выходах 44 и 45 появляют5 ся единичные сигналы. Сигналом с выхода 45 БПМП2 по очередному синхроимпульсу, поступающему с выхода

49 блока 5 синхронизации, через эле— мент И 24 происходит обнуление ре- 10 гистра 14, тем самым запрещается запись микропрограмм в блок 3i МПУ.

Затем происходит запись последнего адреса из счетчика 67 в регистр 66 (фиг. 3). Сигналом с выхода 44 БПМП2 15 происходит установка счетчика .67 адреса (фиг. 3) в нулевое состояние.

Одновременно с записью микропрограмм нижнего уровня реализуется ве— дущая микропрограмма. Работа средств 10 верхнего уровня управления в этом случае осуществляется аналогично рассмотренному первому режиму работы.

Таким образом, в данном режиме осуществляется параллельная реализация ведущей микропрограммы и запись одной микропрограммы нижнего уровня в один или несколько блоков

3i МПУ.

Выполнение ведущей микропрограм- 30 мы и одновременной ее записи из

БПМП2 в блоки МПУ во втором режиме записи.

Работа предлагаемой системы в данном режиме происходит аналогич- 35 но устройства в рассмотренном режиме. Отличие состоит в том, что запись производится в два этапа.

Первый состоит в записи первых частей двух микропрограмм в блок 3i 40

ИПУ, причем запись первой части первой микропрограммы производится по адресам, считанным с прямых выходов счетчика 67, а запись первой части второй микропрограммы произ- 45 водится по адресам, считанным с инверсных выходов счетчика.67 (фиг. 3).

Второй этап состоит в анализе результата ветвления ведущей микропрограммы и в соответствии с этим окончании 50 записи одной из микропрограмм нижнего уровня. Если результат модификации разряда адреса "ведущей" микропрограммы равен нулю (единице), то заканчивается запись первой (вто- 55 рой) микропрограммы нижнего уровня в блок 3i МПУ. В исходном состоянии регистры 14-16, счетчик 17 и счетчик

67 (фиг. 3) находятся в нулевом со81 12 стоянии. Управляющий сигнал на один из входов 55 -55„регистра 14 управления записи микропрограмм нижнего уровня поступает с выхода 54 при записи в регистр 7 микрокоманды формата С (фиг. 6). При этом с полей

11 и 12 регистра 7 поступает соответственно нулевой и единичный сигналы на входы элемента И 25. Этим обуславливается появление разрешающего нулевого сигнала на входе блока элементов И 22 для прохождения информации с поля 10 регистра 7 на выходы 54. В результате на выходах

54 блока элементов И 22 появляется начальный адрес A „ »„первой микропрограммы, первую часть которой необходимо записать из БПМП2 в БПМК 64 и управляющий сигнал на входе 55i регистра 14 управления записью микропрограмм нижнего уровня, устанавливающий один из триггеров регистра

14 в единичное состояние, тем самым разрешая запись микропрограммы в блок 3 МПУ. Одновременно единичный сигнал с поля 12 метки регистра 7 микрокоманд поступает на управляющий вход элемента И 26, тем самым разрешая регистрацию первого признака M счетчиком 17 по заднему фронту синхросигнала - (фиг. 9 и 10).

Далее аналогично первому режиму записи происходит считывание информации из БПМП2 и запись ее в блоки

3i MI1Y. По окончании записи аналогично первому режиму записи происходит обнуление регистра 14 и счетчи.! ка 67 (фиг. 3) по признакам М, и M < соответственно. Кроме того, перед обнулением счетчика 67 последний адрес, записанный в нем, запоминается в регистре 66. Это необходимо для того, чтобы в случае нулевого результата модификации адреса можно вернуть к последнему адресу первой части первой микропрограммы и завершить ее запись. На этом заканчивается запись первой части первой микропрограммы из БПМП2 в блоке 3i МПУ.

Одновременно происходит реализация ведущей микропрограммы, аналогично рассмотренному при описании первого режима работы (фиг. 9 и 10).

Запись первой части второй микропрограммы нижнего уровня производится аналогично описанному. Отличие состоит в том, что при записи управляющей микрокоманды с форматом

С в регистр 7 очередного признака

81 14

13 12919

И с поля 12 по заднему фронту синхроимпульса c счетчик 17 через открытый элемент И 26 зарегистрирует появление второго признака М . При

1 этом на выходе 60 элемента И 27 появляется единичный управляющий сигнал, который поступает на блоки Çi МПУ и по переднему фронту которого одновибратор 35 через элемент МПУ через элемент ИЛИ 34 выдает управ- 10 ляющий сигнал на вход 63 блоков

31 МПУ.

Таким образом, по управляющим сигналам на входах 60 и 63 блока Çi

ИПУ переходит в готовность для прие- 15 ма первой части второй микропрограммы. Далее происходит запись первой части второй микропрограммы из блока БПМП2 в блок Çi МПУ, аналогично тому, как это происходило в первом 20 режиме записи. По окончании записи из блока БПМП2 выдается микрокоманда, содержащая единичный потенциал на выходе 45 (фиг. 9 и 10). Он поступает на управляющий вход элемента

И 24 и по очередному синхроимпульсу ь с выхода 49 блока 5 синхрониза3 ции обнуляется регистр 14 управления записью.

После этого начинается второй 30 этап записи .микропрограммы нижнего уровня. При появлении единичного .управляющего сигнала на выходе 62 элемента ИЛИ 33 он поступает в блок

Зх МЧУ и через открытый элемент 35

И 29 открывает элемент И 30 для прохождения результата модификации адреса ведущей микропрограммы с выхода мультиплексора 18 через элемент

ИЛИ 34 на управляющий вход 63 блока 40

3i МПУ. В результате блок 3 МПУ фиксирует значение сигнала на выходе мультиплексора 18 в момент вет.вления микропрограммы верхнего уровня. 45

После записи третьей микропрограммы формата С в регистр 7 микрокоманд аналогично описанному происходит регистрация третьего признака И счетчиком 17. В результате на выхо- 50 де элемента И 28 (вход 61 блока Çi

ИПУ) появляется единичный управляю— щий сигнал, по которому блок 3 МПУ настраивается на завершение записи первой (второй) микропрограммы ниж- 55 него уровня, соответственно, если результат модификации нулевой (единичный). Окончание записи происходит аналогично тому, как это происходило в первом режиме записи. Одновременно с записью, микропрограмм нижнего уровня реализуется ведущая микропрограмма. Работа средств верхнего уровня управления в этом случае осуществляется аналогично рассмотренному первому режиму работы.

Таким образом, в данном режиме осуществляется параллельная реализация ведущей микропрограммы и запись одной микропрограммы нижнего уровня в один или несколько блоков Çi МПУ.

Выполнение ведущей микропрограммы и микропрограммы нижнего уровня в первом режиме считывания.

После того, как в блоки Çi в первом режиме записи записаны микропрограммы, из БПМК1 считывается микрокоманда формата В (Ьиг. 6) и через блок элементов И 22 выдаются управляю-. щие сигналы на запуск микропрограмм нижнего уровня. При записи в PMK 7 формата В (фиг. 6) в поле 10 микрооперации признак (признаки) М „ запуска микропрограммы равен (равны) единице. Признак (признаки) M шизп ны 54 поступает на входы 56i управления пуском, тем самым переводя соответствующий триггер (триггеры) регистра 15 в единичное состояние.

Единичный сигнал с выхода 5ii регистра 15 поступает на вход блока Çi

МПУ и разрешает прохождение синхросигналов через элемент И 79 на

БПМК 64 (фиг. 3). Одновременно этот сигнал разрешает считывание первой микрокоманды формата Р (фиг. 6) по нулевому адресу, который записан в регистре 65. При этом коммутатор 71 открыт по прямым выходам регистра

65. В результате на выходе 4ii блока Çi появляются сигналы микроопераций ..

По достижению конца микропрограммы из БПМК 64 считывается последняя микрокоманда. формата Р, в которой признак конца микропрограммы равен единице. Этот сигнал с выхода 46х поступает на вход обнуления соответствующего триггера запуска регистра

15 управления запуском, тем самым переводя его в нулевое состояние.

На этом процедура считывания микропрограммы в первой режиме считывания завершается. Одновременно реализуется ведущая микропрограмма.

Выполнение ведущей микропрограммы и микропрограмма нижнего уровня во втором режиме считывания.

12919

Параллельное выполнение ведущей микропрограммы и микропрограммы нижнего уровня происходит аналогично первому режиму считывания. Отличие состоит в том, что здесь в зависимости от результата ветвления микропрограммы верхнего уровня, проведенного во втором режиме записи, считывание производится по адресам, формируемых на прямых, либо инверсных 10 выходах регистра 65 (фиг. 3). Если в результате ветвления микропрограмма записана по прямым (инверсным) адресам, считывание происходит по прямым (инверсным) адресам. 15

Кроме того, в этом режиме происходит обнуление счетчика 17 при записи микрокоманды формата М в регистр 7 по четвертому признаку M

Таким образом, счетчик 17 признаков

М переходит в исходное состояние и устройство готово произвести запись очередной микропрограммы во втором режиме.

Окончание реализации микропрограм25 мы нижнего уровня происходит аналогично первому режиму считывания.

Режим выполнения микропрограммы нижнего уровня и блокировки ведущей микропрограммы.

При работе системы в первом (втором) режиме считывания, если алгоритмом предусмотрено торможение ведущей микропрограммы, на одном из входов 58,-58 появляется сигнал

35 блокировки, в результате считывания из БПМК1 микрокоманды формата В(С) (фиг. 6).

При записи в регистр 7 микроко- 40 манды формата В(С) (фиг. 6) в поле

i0 микроопераций признаки M „ áëoкировки ведущей микропрограммы равны единице. Признак (признаки) М „ блокировки с выхода 54 поступают на 45 входы 58i и переводят .соответствующий триггер (триггеры) регистра 16 в единичное состояние. В результате на выходе элемента ИЛИ-НЕ 31 появляется нулевой сигнал, который посту- 50 пает на вход блока 5, запрещая прохождение синхросигналов, и че рез элементы И 88 и 90 (фиг. 5) на на выходы 47 и 48 блока 5 синхро g и низации. Отсутствие синхросигналов и на выходах 47 и 48д блокиру-! ет работу ведущей микропрограммы.

Сигнал блокировки с выхода элемента ИЛИ вЂ  31 разрешает прохождение

81 16 синхросигнала, через элемент

И 89 на выход 47 . Данный сигнал з поступает на R-вход регистра 7 микрокоманд и обнуляет содержимое полей 10 микроопераций 11 и 12 признаков М и М, оставляя в сохран1 ности поле 8 адреса следующей микрокоманды и поле 9 логических условий.

Таким образом, происходит выполнение микропрограммы (микропрограмм) нижнего уровня при блокировке ведущей микропрограммы.

По достижению конца микропрограммы из БПМК 64 считывается последняя микрокоманда формата F, в которой метка конца микропрограммы равна единице. Единичный сигнал с выхода 46i, поступая íà R-вход соответственно триггера регистра 16, переводит его в нулевое состояние.

В результате с выхода элемента

ИЛИ-НЕ 31 снимается сигнал "Блокировка и возобновляется работа ведущей микропрограммы.

Если по алгоритму работы предусмотрено блокирование ведущей микропрограммы до окончания нескольких параллельных микропрограмм, единичный сигнал на выходе элемента

ИЛИ-НЕ 31 появляется лишь после появления меток конца на выходе 46i соответствующих блоков 3i.

Ф о P м У л а и з о б р е т е н и я

Мультимикропрограммная система управления, содержащая блок памяти микрокоманд, блок памяти микропрограмм, с первого по N-й блоки микропрограммного управления (где N— число параллельно управляемых объектов), блок формирования адреса микрокоманд, блок синхронизации, первый и второй регистры адреса, регистр микрокоманд, регистр управления записью, регистр управления запуском, регистр блокировки, мультиплексор, блок дешифраторов, блок элементов

ИЛИ, первый и второй блоки элементов

И, элемент ИЛИ-НЕ, причем вход кода операции системы, выход поля адреса регистра микрокоманд, выход мультиплексора и выход первого разряда первого блока элементов И соединены соответственно с первым информационным входом, старшими разрядами второго информационного входа, с младшим разрядом второго информационного входа и с входом управления режимом

17

1291981

18 выбора адреса блока формирования адреса микрокоманд, выход которого соединен с информационным входом первого регистра адреса, вход пуска системы, выход признака конца работы системы и выход элемента ИЛИ-НЕ соединены соответственно с входом запуска, входом блокировки и входом уп— равления режимом блока синхронизации, первый, второй, третий и четвер- 10 тый выходы которого соединены соответственно с входом синхронизации первого регистра адреса, с входом установки в 10 регистра микрокоманд, с входи синхронизации с первого 15 по Х-й блоков микропрограммного управления и с входом синхронизации регистра микрокоманд, выход первого регистра адреса соединен с адресным входом блока памяти микрокоманд, 20 выход которого соединен с первым и вторым информационными входами .ре †гистра микрокоманд, выход поля логических условий регистра микрокоманд и вход логических условий верхнего уровня системы соединен с управляющим и информационным входами мульти-. плексора соответственно, выход поля микроопераций регистра микрокоманд соединен с первыми входами первого 30 и второго блоков элементов И, выходы всех, кроме первого разряда, первого блока элементов И соединены с входами блока дешифраторов, выходы которого являются выходами микроопераций ведущей микропрограммы систе— мы, с первого по N-й выходы второго блока элементов И соединены с . входами установки в " 1" одноименных разрядов регистра управления записью, 40 с (N+1)-го по (N+N)-й выходы второго блока элементов И соединены с входами установки в " 1" с первого по

N-й разрядов регистра управления запуском соответственно, с (N+N)-го 45

rio (Э И)-й выходы второго блока элементов И соединены с входами установки в " 1" с первого по N-й разрядов регистра блокировки соответственно, остальные выходы второго блока элементов И соединены с первым входом блока элементов ИЛИ, выходы регистра блокировки соединены с входами эле— мента ИЛИ-НЕ, с первого по N-й выходы регистра управления записью сое-g5 динены с входами признака записи микропрограмм с одноименных блоков микропрограммного управления соответственно, с первого rro N-й выходы регистра управления запуском соединены с входами запуска одноименных блоков микропрограммного управления, выход блока элементов ИЛИ соединен с информационным входом втоpoго регистра адреса, выход которого соединен с адресным входом блока памяти микропрограмм, первый информационный выход которого соединен с вторьм входом блока элементов ИЛИ, с первого по N-й входы логических условий нижнего уровня системы соединены с входами логических условий одноименных блоков микропрограммного управления, выходы микроопераций которых соединены с выходами микроопераций нижнего уровня системы, второй информационный выход блока памяти микропрограмм соединен с входами загрузки микропрограмм с первого по N-й блоков микропрограммного управления, выходы признака завершения микропрограмм нижнего уровня которых соединены с входами установки в "0" одноименных разрядов регистров управления записью и блокировки, третий информационный выход блока памяти микропрограмм соединен с входами начальной установки с rrdрвого no N-й блоков микропрограммного управления, о т л и ч а ющ а я с я тем, что, с целью повыше— ния быстродействия, дополнительно содержит счетчик признаков, с первого по третий элементы ИЛИ, с первого по восьмой элементы И, одновибратор, причем пятый выход блока синхронизации соединен с первым входом первого элемента И, выход которого соединен с входом синхронизации второго регистра адреса, выходы г регистра управления записью соединены с входами -первого элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, шестой выход блока синхронизации соединен с первым входом второго элемента И, выход которого соединен с входом установки в "0" регистра управления записью, выход признака конца микропрограммы блока памяти микропрограмм соединен с вторым входом второго элемента И, выход признака управляющей микрокоманды регистра микрокоманд соединен с прямым входом третьего элемента И, выход которого соединен с вторыми входами первого и второго блоков элементов И соответственно, четвертый выход блока синхрониl9

1291981 20

f5 зации соединен с первым входом четвертого элемента И, выход которого соединен с счетным входом счетчика признаков, выход признака записи первой микропрограммы в блок микропрограммного управления регистра микрокоманд соединен с инверсным входом третьего и вторым входом четвертого элемента И, выход нулевого разряда счетчика признаков соединен с инверс — f0 ным входом пятого элемента И и первым входом шестого элемента И, выход пятого элемента И соединен с . первым входом седьмого элемента И, входом одновибратора и входами признака записи второй микропрограммы с первого по N-й блоков микропрограммного управления, выход первого разряда счетчика признаков соединен с прямым входом пятого элемента И и вторым входом шестого элемента И, выход которого соединен с входами признака завершения записи микропрограммы с первого по И-й блоков микропрограммного управления, выхо25 ды поля логических условий регистра микрокоманд соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом седьмого элемента И и входами разрешения вы- 30 бора режима работы с первого по N-й блоков микропрограммного управления, выход мультиплексора соединен с первым входом восьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход седьмого элемента И соединен с вторым входом восьмого элемента И, выход одновибратора соединен с вторым входом третьего элемента ИЛИ, выход ко- 40 торого соединен с входами признака выполнения второй микропрограммы с первого по N-й.блоков микропрограммного управления, причем каждый

i é (i=1,N, где N — число параллель- 45 ных каналов) блок микропрограммного управления содержит блок памяти микрокоманд, счетчик адреса, первый и второй регистры адреса, мультиплексор, коммутатор, первый и второй 50 триггеры управления, первый и второй элементы задержки, с первого по восьмой элементы И, первый и второй элементы ИЛИ, причем вход логических условий нижнего уровня и вход загруэ-55. ки микропрограмм блока микропрограммного управления соединены с информационными входами соответственно мультиплексора и блока памяти микрокоманд, старшие разряды первого выхода которого соединены с старшими разрядами информационного входа первого регистра адреса, младший разряд первого выхода блока памяти микрокоманд соединен с первым входом первого элемента ИЛИ, выход которого соединен с младшим разрядом информационного входа первого регистра адреса, прямой выход первого регистра адреса соединен с первым информационным входом коммутатора, выход которого соединен с информационным входам второго регистра адреса и с адресным входом блока памяти микрокоманд, выход мультиплексора соединен с вторым входом первого элемента ИЛИ, второй выход блока памяти микрокоманд соединен с управляющим входом мультиплексора, выход второго регистра адреса соединен с информационным входом счетчика адреса, инверсный выход первого регистра адреса соединен с вторым информационным входом коммутатора, прямой и инверсный выходы счетчика адреса соединены соответственно с третьим и четвертым информационными входами коммутатора, третий выход блока памяти микрокоманд является выходом мик— роопераций. блока микропрограммного управления, вход синхронизации блока микропрограммного управления соединен с входом первого элемента задержки и с первыми входами первого, второго и третьего элементов И, вход признака записи микропрограмм блока микропрограммного управления соединен с первым входом четвертого элемента И, вторым инверсным входом первого элемента И, входом второго элемента задержки и вторым входом второго элемента И, выход которого соединен с входом записи блока памяти микрокоманд, и счетным входом счетчика адреса, вход запуска блока микропрограммного управления соединен с первым управляющим входом коммутатора и вторым входом третьего элемента И, выход которого соединен с входом считывания блока памяти микрокоманд, вход начальной установки блока микропрограммного управления соединен с третьим входом первого элемента И, выход которого соединен с первым входом пятого элемента И и входом синхронизации второго регист" ра адреса, вход признака записи второй микропрограммы блока микропро2I граммного управления соединен с вторым входом четвертого элемента И, выход которого соединен с входом установки в " 1" первого триггера управления, первым входом второго элемента ИЛИ, вход признака завершения записи микропрограммы блока микропрограммного управления соединен с прямым входом шестого элемента И, выход которого соединен с входом синхронизации счетчика адреса, вход разрешения выбора режима работы блока микропрограммного управления соединен с первым входом седьмого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, вход признака выполнения второй микропрограммы блока микропрограммного управления соединен с информационным входом второго триггера управления, выход первого триггера управI

1981 22 ления соединен с первым входом восьмого элемента И и вторым входом седьмого элемента И, выход второго элемента ИЛИ соединен с входом син5 хронизации второго триггера управления, выход которого соединен с вторым входом восьмого элемента И, выход восьмого элемента И соединен с вторым управляющим входом коммутатоЮ ра, выход второго элемента задержки соединен с третьим управляющим входом коммутатора и с вторым входом пятого элемента И, выход которого соединен с входом установки в "0" счетчика

15 адреса, четвертый выход блока памяти микрокоманд является выходом конца работы микропрограмм нижнего уровня блока микропрограммного управления и соединен с входами установки

20 в "0" второго регистра адреса, первого и второго триггеров управления.

1291981

1291981

1291981 ма

Асп ЛУ Ана. Мар М . Мр ... МцдМд . ИМ О 0

1 I 1 Ф л(4 с 9 - арап й.уд Мф ." Ц ад Мур Фл

1 1 1 lf Ю

МК

Асп ЛУ

Асл

Асп У мО

/-р" МОЯ

Ик

Фиаб

Ф-й /юРУ и-Й мпУ

1291981 нализ

0 емки конца

Î P

3 1(RG 19, Выл,,Ы Ц. роВгрк

JZ ) 0 4нали.у

Ю1(ЯОН g

ыл. Ф9

1 д иали

ИЕ(йоир

Выл. с/5

0бнцлеиие адо†га(олок ХЦ

ыдр ча викроопераии(ол,9р :ром, жу л.эл.rrZg, р уу, Анализ g сианало6 записи (Юс-ур иаМил

С off Å7-Щ или ,Ж, Однобр. 35) ипись МР

Ro Z Ю73,оЛ, или 2аол, ип35, 1) Выйду ис у роо дл Ч,age,Кол, в

РС!9) Янал о "ncpmcm (R

/Гимн (лб7,п росчерка иаличир Йегпок записи (Мзил) (бл.эл. и2г, ма а 5ч, Выходы яд-55.н

ЯМЧ) 7

1291981

Фиа 9

1291981

РМК 7

ПОМП

Редактор Н.Рогулич

Заказ 272/48

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 4 ("6

Р4МК 6

Составитель A.Àôàíàñüåâ

Te>Peд H. IIortoe Корректор С.Черни

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5