Устройство для адресации памяти
Изобретение относится к вычислительной технике и может быть использовано при разработке систем адресации памяти микроэвм. Целью изобретения является упрощение конструкции и повышение надежности работы устройства. Устройство содержит группу 1 переключателей, группу 2 сумматоров , группу 3 элементов сравнения и группу 4 блоков памяти. Устройство обеспечивает непрерьюную адресацию памяти в системе при любом количестве отключенных блоков памяти. 1 ил. (Л
А1
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (191 (11) (504 G 06 F 12 00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСИОМ,Ф СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3989478/24-24 (22) 12. 12. 85 (46) 23.03.87. Вюл. Ф 11 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) А.В.Ковалев, P.Ñ.Êèëüìåòîâ, А.П.Купровский, В.Ю.Лозбенев и А.Н.Халявко (53) 681.3 (088.8) (56) Авторское свидетельство СССР
Ф 999058, кл. G 06 F 13/06, 1983.
Авторское свидетельство СССР
В 1024926, кл. G 06 F 13/00, 1983. (54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано при разработке систем адресации памяти микроЭВМ. Целью изобретения является упрощение конструкции и повышение надежности работы устройства. Устройство содержит группу 1 переключателей, группу 2 сумматоров, группу 3 элементов сравнения и группу 4 блоков памяти. Устройство обеспечивает непрерывную адресацию памяти в системе при любом количестве отключенных блоков памяти. 1 ил.
Тираж 673 Подписное
ВНИИПИ Заказ 890/51
Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4
1 12987
Изобретение отноСится к вычислительной технике и может быть использовано при разработке систем адресации памяти микроЗВМ.
Цель изобретения — упрощение конструкции и повышения надежности устройства за счет сохранения структуры общей памяти при отказе отдельного блока.
На чертеже приведена блок-схема устройства.
Устройство содержит группу 1 переключателей, группу 2 сумматоров, группу 3 элементов сравнения и группу 4 блоков памяти. 15
Устройство работает следующим образом.
Предварительно каким-либо способом
O производится отключение неработоспособных блоков памяти путем установки соответствующих переключателеи 1 в нулевое положение. Переключатели 1, соответствующие неотключенным (работоспособным) блокам памяти, находятся в единичном состоянии. При отклю25 чении блоков 4 памяти происходит отключение и соответствующих элементов
3 сравнения, так как с нулевым состоянием на первые входы элементов 3 сравнения поступает сигнал запрета.
На первые входы сумматоров 2 поступают логические сигналы от соответствующих переключателей 1. На вторые входы первого сумматора 2 подается базовый адрес, с которого начинается 35 присвоение .условных адресов блоков 4 памяти системы. Если первый блок 4 не отключен, то базовый адрес складывается с логической "1", поступающей от первого переключателя 1, и увели- 4О чиваекся на единицу. Затем этот адрес поступает на вторые входы второго сумматора и, если второй блок памяти не отключен, то во втором сумматоре также происходит сложение это- го адреса с логической "1" второго переключателя 1. Если второй блок 4 отключен, то сложение адреса с логическим "0" не изменяет его и он поступает на вторые входы третьего сумматора без изменений. Если третий блок не отключен, то адрес увеличивается на единицу, если отключен, то не изменяется и поступает на вторые входы четвертого сумматора без изменений и т.д.
Таким образом, на выходах всех сумматоров 2, соответствующих неотключенным блокам 4 памяти, устанавливается непрерывное поле адресов системы памяти, причем на выходах последнего сумматора 2 устанавливается тем самым код, соответствующий общему количеству работающих блоков 4 памяти в системе памяти, что может быть использовано для контроля ее функционирования. Далее устройство работает в основном режиме — режиме выбора блока 4 памяти. При обращении к памяти элементы 3 сравнения осуществляют сравнение адресов, поступающих с выходов и с адресных шин. В случае совпадения адреса на выходах i-го сумматора с поступившим по адресным шинам на i-ом элементе 3 сравнения появляется сигнал, который поступает на управляющий вход i-го блока 4 памяти, т.е. обращение происходит к
i-му блоку 4 памяти.
Формула и з о б р е т е н и я
Устройство для адресации памяти содержащее группу переключателей, группу элементов сравнения, причем выходы элементов сравнения группы подключены к выходам устройства для подключения к входам выборки блоков памяти, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения надежности эа счет сохранения структуры общей памяти при отказе отдельного блока, в него введена группа сумматоров, причем выход i-го (i 1-n) переключателя группы соединен с управляющим входом 1-го элемента сравнения группы и с первым входом
i-ro сумматора группы, второй вход
i-го сумматора группы кроме первого соединен с выходом (i-1)-го сумматора группы и с первым информационным входом (i-1)-ro элемента сравнения группы,„ второй информационный вход которого подключен к входу текущего адреса устройства, второй вход первого сумматора группы является входом базового адреса устройства.
