Цифровой частотный демодулятор

 

Изобретение относится к радиотехнике и может использоваться в устр-вах частотной и сказовой автоподстройки . Цель изобретения - повышение быстродействия. Цифровой частотный демодулятор содержит т-фазный перестраиваемый генератор 1, m фазовых детекторов 2, блок 3 выбора макс. сигнала, четырехразрядный блок 4 оперативной памяти, различитель 5 фазы и блок 6 тактовой синхронизации.Генератор 1 состоит из задающего генератора 7, п-разрядного регистра 8 сдвига, п-входового элемента И-НЕ 9, инверторов 10, 11, 14-17, элементов И-НЕ 12, 13 и т-отводной линии задержки 18. Блок 3 состоит из т/2- входовых сумматоров 19, 20 и сумматора 21. Различитель 5 фазы содержит инверторы 22-25. D-триггер 26, формирователи 27, 28 импульсов знака разности , элементы ИЛИ 29, И 30 и четырехразрядный цифровой компаратор 31. Блок 6 состоит из установочного триггера 32, 1К-триггера 33 и элемента И 34 . 2 ил . с (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (191 (11) (594 Н 03 Р 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3761451/24-09 (22) 22.06.84 (46) 23.03.87. Бюл. И- 11 (72) В.Л. Чураков (53) 621.378.33 (088.8) (56) Авторское свидетельство СССР

У 881973, кл. Н 03 D 13/00,,1979.

Авторское свидетельство СССР

В 1159151, кл. Н 03 9 13/00, 1983. (54) ЦИФРОВОЙ ЧАСТОТНЫЙ ДЕМОДУЛЯТОР (57) Изобретение относится к радиотехнике и может использоваться в устр-вах частотной и @азовой автоподстройки. Цель изобретения - повьппение быстродействия. Цифровой частотный демодулятор содержит m-фазный перестраиваемый генератор 1, ш фазовых детекторов 2, блок 3 выбора макс. сигнала, четырехразрядный блок 4 оперативной памяти, различитель 5 фазы и блок 6 тактовой синхронизации.Генератор 1 состоит из задающего генератора 7, и-разрядного регистра 8 сдвига, п-входового элемента И-НЕ 9, инверторов 10, 11, 14-17, элементов И-НЕ 12, 13 и m-отводной линии задержки 18. Блок 3 состоит из m/2входовых сумматоров 19, 20 и сумматора 21. Различитель 5 фазы содержит инверторы 22-25. Р-триггер 26, формирователи 27, 28 импульсов знака разности, элементы ИЛИ 29, И 30 и четырехразрядный цифровой компаратор 31.

Блок 6 состоит из установочного триг- р гера 32, ?К-триггера 33 и элемента И 34. 2 ил.

1298845

10 (2) и Т, = (и+1) Т„,„

Tr. (1 ) Тном

Изобретение относится к радиотехнике и может использоваться в устройствах частотной и фазовой автоподстройки.

Цель изобретения — повышение быст-, родействия °

На фиг.1 представлена электрическая функциональная схема цифрового частотного демодулятора; на фиг.2 график изменения фаз m-фазного перестраиваемого генератора и входного сигнала.

Цифровой частотный демодулятор содержит m-фазный перестраиваемый генератор 1, m-фазовых детекторов 21, 2,...,2, блок 3 выбора максимального сигнала, четырехразрядный блок

4 оперативной памяти, различитель

5 фазы, блок 6 тактовой синхронизации. Генератор 1 содержит задающий генератор 7, и-разрядный регистр 8 сдвига, и-входовый элемент И-HE 9, инверторы 10 и 11, первый 12, второй 13 элементы И-НЕ, третий 14,четвертый 15, пятый 16 и шестой 17 инверторы,ш-отводную линию 18 задержки.

Блок 3 выбора максимального сигнала содержит первый 19 и второй 20

m/2-входовые сумматоры и третий сумматор 21.

Различитель 5 фазы содержит четыре инвертора 22-25, D-триггер 26,первый 27 и второй 28 формирователи импульсов знака разности, элемент ИЛИ

29, элемент И 30, четырехраэрядный цифровой компаратор 31.

Блок 6 тактовой синхронизации содержит установочный триггер 32, ТКтриггер 33, элемент И 34.

Цифровой частотный демодулятор работает следующим образом.

Период частоты задающего генератора 7 выбирается из следующего соотношения: где Т вЂ” период частоты задающего

Г и генератора 7;

n — - любое целое число;

Т„ „ - период номинальной частоты, с которой сравнивается частота входного сигнала.

График изменения фазы задающего генератора 7 при п 5 представлен на фиг.2.Прямыми АВ, А,В, показаны прямые изменения фазы задающего генера15

ЗО

50 тора 7 по отношению к фазе f„, точ ками А -А, А -А и т.д. показано по(5 (5 ложение переднего фронта задающего генератора 7.

Как видно из формулы (1), через и периодов задающего генератора 7 фазы частоты f „о„ и частоты задающего генератора 7 сравняются, т.е.

I I

Таким образом, точки А, А

I I

Э Ф 1 У

А,...,А,> (фиг.2) находятся на одной прямой и представляют собой одну реализацию номинальной частоты, точки А,, А,...,А, — вторая реализация номинальной частоты. Таким образом при n=5 получаем пять реализаций номинальной частоты (фиг.2).Одна из реализаций частоты подается на вход m-отводной линии 18 задержки, с отводов которой получают с меньшим сдвигом фазы реализации (1-8, фиг.2) по числу отводов ш-отводной линии 18 задержки. Первоначальная за дача заключается в нахождении ближайшей реализации номинальной частоты такой, чтобы график изменения фазы входного сигнала (CD, фиг,2) пересекал реализации частоты (1-8, фиг.2). Для этого первый импульс с

m-фазного перестраиваемого генерато-. ра 1 (инвертор 14) подается на вход

m-отводной линии 18 задержки, сигналы с отводов m-отводной линии 18 задержки используются в качестве синхронизирующих, по которым идет за-, пись входного сигнала в фазовые детекторы 21 -2, Если реализация сигнала f „ m-отводной линии

18 задержки не "пересекает" передний фронт входного сигнала, то во все фазовые детекторы 2, -2п, будут записаны либо нули, либо единицы. На выходах блока 3 Я -S в том и другом случаях будут нули, так как число

16<> =10000, а старший разряд не используется. На элементе И 30 происходит совпадение четырех высоких уровней с инверторов 22-25 так, что второй сдвинутый сигнал с ш-фазного перестраиваемого генератора 1 проходит через элемент И 30 и устанавливает в единицу установочный триггер 32.

При этом на формирователь 27 поступает сигнал с единичного выхода установочного триггера 32 и единичный сигнал с выхода D-триггера 26. В пер3 12988 воначальный момент времени состояние D-триггера 26 неопределенно. Предположим, что он находится в состоянии единицы, тогда на формирователе 27 происходит совпадение и сигнал с вы5 хода поступает в качестве сигнала управления на m-фазный перестраиваемый генератор 1, в котором инвертор 11 и элемент И-НЕ 13 подключают в и-разрядном регистре 8 сдвига один триг- 1ð гер. При отсутствии сигналов управле.ния коэффициент деления m-фазного перестраиваемого генератора 1 равен п (формула I). В даном случае (при поступлении сигнала управления на цепоч- 15 ку инвертор 11 — элемент И-НЕ 13) коэффициент деления увеличивается и равен и+1, при поступлении сигнала управления на цепочку инвертор 10 элемент И-НЕ 12 коэффициент деления 20 уменьшается (так как отключает в иразрядном регистре 8 сдвига последний триггер) и равен п-1.

Первый импульс следующего цикла работы m-фазного перестраиваемого 25 генератора 1 устанавливает установочный триггер 32 в нуль, тем самым снимает сигнал управления с ш-фазного перестраиваемого генератора 1 и восстанавливает коэффициент деления,рав-3О ный и, но к этому моменту уже происходит сдвиг фазы работы m-фазного перестраиваемого генератора 1 и теперь на вход m-отводной линии 18 задержки подается следующая Реализация номи- 35 нальной частоты А ...,А . Таким образом, находится реализация частоты, при подаче которой на m-отводную линию 18 задержки количество единиц,записанных в фазовые детекторы 2, -2, отлично от нуля и 1 . Четвертым импульсом с m-фазного перестраиваемого генератора 1 значение четырех разрядов с блока 3 записывается в четырехразрядный блок 4 оперативной памяти. 4

В следующем цикле работы m-фазного перестраиваемого генератора 1 четырехразрядный цифровой компаратор

31 сравнивает текущее и предыдущее значения суммы количества единиц и формирует два сигнала: текущее значение (() меньше предыдущего, текущее значение (>) больше предыдущего. Запись результата сравнения производится в D-триггер 26 по третьему импульсу с m-фазного перестраиваемого генератора 1 через элемент И 30, на другой вход которого подается сигнал с элемента ИЛИ 29, который срабаты45 4 вает при наличии одного из двух выходных сигналов четырехразрядного цифрового компаратора 31.

По третьему входу элемент И 34 раэрешается нулевым выходом установочного триггера 32, который запрещает элемент И 34 в последующей цикл работы т-фазного перестраиваемого генера тора 1 после изменения его фазы сигналом управления с формирователем 27, т.е. когда в установочном триггере

32 записана единица, которая по третьему импульсу m-фазного перестраиваемого генератора 1 переписывается в

IK-триггер 33 и запрещает элемент

И 34 на один цикл работы m-фазного перестраиваемого генератора

Выходы D-триггера 26 являются выходом цифрового частотного демодулятора, кроме того, они используются в качестве обратной связи для управления изменением фазы счета m-фазного перестраиваемого генератора 1. B случае изменения фазы входного сигнала, как показано на фиг.2 (CD), количество единиц в фазовых детекторах 2 с каждым циклом работы m-фазного перестраиваемого генератора 1 уменьшается, следовательно, (А В) последующее значение меньше предыдущего и после четырехразрядного цифрового компаратора 31 в Р-триггер 26 записывается единица. Этот сигнал означает, fex ном

Единичный сигнал с выхода D-триггера 26 разрешает работу формирователя 27, выходной сигнал которого в

1случае срабатывания установочного триггера увеличивает коэффициент де-. ления m-фазного перестраиваемого генератора 1 на единицу и (фиг.2) при выходе фазы входного сигнала из зоны реализации номинальной частоты (А

А,...,А, ) происходит переключение э на вход тп-отводной линии 18 задержки реализации частоты (А,...,А ). В

4 4 э э случае изменения фазы входного сигкала (DE фиг.2) количество единиц в фазовых детекторах 2 постоянно увеличивается, следовательно, после сравнения в четырехразрядном цифровом компараторе 31 (А с В) в D-триггер

26 записывается нуль, это означает, что f ц„ > Е„„ . Нулевой сигнал с выхода D-триггера 26 разрешает работу формирователя 28, сигнал с которого уменьшает коэффициент деления m-фазного перестраиваемого генератора 1 на единицу, и вызывает переход с реа98845

5 12 лизацни А4, A4 ...А4 на реализацию

A, A < ...A, когда фаза входного сигнала выходит из мелких реализаций

4 4 4 номинальной частоты А,А„,...,А„ и фазовые детекторы 2 заполняются единицами.

Формула изобретения

Цифровой частотный демодулятор, содержащий m-фазный перестраиваемый генератор, m фазовых детекторов,первые входы которых объединены и являются входом цифрового частотного демодулятора, последовательно соединенные блок выбора максимального сигнала, каждый из m входов которого подключен к выходу соответствующего фазового детектора, четырехразрядный блок оперативной памяти и различитель фазы, содержащий элемент И, элемент ИЛИ и первый и второй формирователи импульсов знака разности, первые входы которых объединены и являются входом импульсов тактовой синхронизации, а выходы являются первым и вторым выходами различителя фазы и соединены с первым и вторым входами управления m-фазного перестраиваемого генератора, каждый из

m-фазных выходов которого соединен с вторыми входами соответствующих фазовых детекторов, а также блок тактовой синхронизации, первый вход которого соединен с первым дополнительным выходом m-фазного перестраиваемого генератора, первый выход блока тактовой синхронизации соединен с входом импульсов тактовой синхронизации различителя фазы, а.второй выход соединен с первым входом управления различителя фазы,при этом выходы блока выбора максимального сигнала соединены с соответствующими дополнительными информационными входами различителя фазы, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, m-фазный перестраиваемый генератор содержит задающий генератор, и-разрядный регистр сдвига, вход синхронизации которого соединен с выходом задающего генератора,п-входовый элемент И-НЕ, и-2 входов которого соединены с и-2 выходами младших разрядов п-разрядного регистра сдвига, а выход соединен с информационным входом и-разрядного регистра сдвига, (n-1)-й и и-й выходы которо5

f5

ro через инверторы соединены с первыми входами первого и второго элементов И-НЕ соответственно, выходы которых соединены с (и-1)-м и и-м входами и-входового элемента И-НЕ,третий, четвертый, пятый и шестой инверторы, входы которых соединены с первым, вторым, третьим и четвертым выходами и-разрядного регистра сдвига, а также m-отводную линию задержки, вход которой соединен с выходом третьего инвертора, m отводов m-отводной линии задержки являются фазными выходами m-фазного перестраиваемого генератора, а выходы третьего, четвертого, пятого и шестого инверторов являются соответственно первым, вторым, третьим и четвертым дополнительными выходами m-фазного перестраиваемого генератора, причем различитель фазы дополнительно содержит че" тырехразрядный цифровой компаратор,. четыре инвертора и D òðèããåð, прямой и инверсный выходы которого соединены соответственно с вторыми входами первого и второго формирователей импульсов знака разности и являются выходами цифрового частотного демодулятора, вход синхронизации D-триггера является первым входом управления различителя фазы, а D-вход соединен с выходом "Больше" четырехразрядного цифрового компаратора и первым входом элемента ИЛИ, второй вход которого соединен с выходом "Меньше" четырехразрядного цифрового компаратора, а выход элемента ИЛИ является первым дополнительным выходом различителя фазы, входы первого сравниваемого числа четырехразрядного цифрового компаратора являются основными информационными входами различителя фазы, каждый из входов второго сравниваемого числа четырехразрядного цифрового компаратора соединен с входом одного из четырех соответствующих инвер1 торов, выходы которых соединены с соответствующими входами элемента И, пятый вход которого является вторым входом управления различителя фазы, а выход элемента И является вторым дополнительным выходом различителя фазы, входы второго сравниваемого числа четырехразрядного цифрового компаратора являются дополнительными информационными входами различителя фазы, блок выбора максимального сигнала содержит первый и второй ш/2Я А Д2 Др

Составитель И. Грабилин

Редактор В. Петраш Техред Н.Глущенко Корректор С. Шекмар

Заказ 895/56

Тираж 90? Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4

7 1298845 8 входовые сумматоры, входы которых яв- вой синхронизации, третий вход элелявтся входами блока выбора макси- мента И является третьим входом блока мального сигнала, и третий сумматор, тактовой синхронизации, прямои выход выходы которого являются выходами установочного триггера и выход элеблока выбора максимального сигнала,а 5 мента И являются соответственно пер.входы первого и второго сравниваемых вым и вторым выходами блока тактовои чисел третьего сумматора соединены синхронизации, при этом второи,тресоответственно с выходами первого и тий и четвертый дополнительные выходы второго ш/2-входовых сумматоров, блок ш-фазного перестраиваемого генератактовой синхронизации содержит ус- (0 тора соединены соответственно с втотановочный триггер, входы сброса и рым входом управления различителя фаустановки которого являются соответ- эы, входом синхронизации блока такственно первым и вторым входами блока товой синхронизации и входом управлетактовой синхронизации, Ж-триггер, ния записью четырехразрядного блока

I- u R-входы которого соединены со- 15 оперативной памяти, второй и третий ответственно с прямым и инверсным вы- входы блока тактовой синхронизации ходами установочного триггера, и соединены соответственно с вторым доэлемент И, первый вход которого сое- полнительным выходом и первым дополдин инеи с инверсным выходом ТК-тригге- нительными выходами различителя фазы, р в а второй вход соединен с входом щ0 а выход блока тактовой синхронизации синхронизации ТК-триггера и являет- соединен с первым входом управления ся входом синхронизации блока такто- различителя фазы.