Синхронный делитель частоты на двенадцать

 

Изобретение относится к импульсной технике и может быть использовано в скоростных трактах деления частоты, например синтезаторах частоты. Целью изобретения является повышение симметричности выходного сигнала. Устройство содержит входную шину 1,три1- геры 2 - 5 1К-типа. Для достижения поставленной цели в устройство введен элемент И 6. Устройством обеспечивается деление частоты с коэффициентами деления на три, шесть и двенадцать . Работа устройства поясняется временными диаграммами, приведен- , ными в описании изобретения. 2 ил. (Л iT i дыкод 7 я - rf

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1298902 А 1 (51J 4 II 03 К 23/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ иод

ГОСУДАРСТВЕННЫЙ НОЮИТЕТ СССР

ПО ДЕЛАЮ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3973343/24-21 (22) 04.11.85 (46) 23.03.87. Бюл. N- 11 (72) И.В.Колосов и А.B.Êîëîñîâ (53) 621.374.3(088.8) (56) Авторское свидетельство СССР

У 1022311, кл. Н 03 К 23/00, 07.06.82.

Справочник по интегральным микросхемам./Под ред. Б.В.Тарабрина.

N. . Энергия, 1980, с.711, рис.5-206. (54) СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ НА

ДВЕНАДЦАТЬ (57) Изобретение относится к импульсной технике и может быть использовано в скоростных трактах деления частоты, например синтезаторах частоты. Целью изобретения является повышение симметричности выходного сигнала. Устройство содержит входную шину 1,триггеры 2 — 5 IK-типа. Для достижения поставленной цели в устройство введен элемент И 6. Устройством обеспечивается деление частоты с коэффициентами деления на три, шесть и двенадцать. Работа устройства поясняет- д ся временными диаграммами, приведенными в описании изобретения. 2 ил.

12989О2

Изобретение относится к импульсной технике и может использоваться в скоростных трактах деления частоты, например, синтезаторов частот.

Цель изобретения — повышение симметричности выходного сигнала.

На фиг.1 показана электрическая функциональная схема синхронного делителя частоты на двенадцать; на фиг.2 — временные диаграммы, поясняющие его работу.

Синхронный делитель частоты на двенадцать содержит входную шину 1, соединенную с тактовыми входами первого 2, второго 3, третьего 4 и чет15 вертого S триггеров, каждый из которых ТК-типа, К-вход первого триггера 2 соединен с шиной логической единицы, а прямой выход — с I-входом второго триггера 3, К-вход которого соединен с шиной. логической единицы, а прямой выход подключен к I è К-вхоpам третьего триггера 4, инверсный выход второго триггера 3 соединен с

I âõîäîì первого триггера 2; I- u

К-входы четвертого триггера 5 соединены с выходом элемента И 6, первый и второй входы которого подключены к прямым выходам соответственно первого 2 и третьего 4 триггеров, выход

30 четвертого триггера 5 соединен с выходной шиной 7.

Синхронный делитель частоты на двенадцать работает следующим образом.

На шину 1 поступают входные импульсы (фиг.1а). Пусть в исходном состоянии все триггеры находятся в нулевом состоянии. Тогда спадом первого входного импульса триггер 2 переключается в единичное состояние (фиг.2б), а спадом второго входного импульса триггер 3 переключается в единичное состояние (фиг.2в), а триггер 2 — в нулевое, поскольку триггер

2 в этот момент находится в единичном состоянии и на его I- и К-входах присутствует уровень логической единицы, д триггер 3 находится в нулевом состоянии и на его I- и К-входах также присутствует уровень логической единицы, Спадом третьего входного импульса на выход триггера 3 записывается уровень логического нуля с выхода триггера 2, при этом одновременно в единичное состояние переключается триггер 4 (фиг.2г).

Далее четвертым тактовым импульсом в единичное состояние переключается триггер 2 и одновременно на выходе элемента И 6 появляется уровень логической единицы (длительностью в один период входных импульсов). Спадом пятого входного импульса триггер

2 возвращается в исходное состояние и на выходе элемента И 6 появляется уровень логического нуля (фиг.2д) °

Одновременно (в момент спада пятого входного импульса) уровень логической единицы с выхода элемента 6 поступает на I- и К-входы триггера 5 и он переключается в единичное состояние (фиг.2е). В единичное состояние переключается и триггер 3 (фиг.2в). В момент спада шестого входного импульса в исходное (нулевое) состояние переключаются триггеры 3 и 4 (фиг.2в,г} при этом состояние триггера 5 не изменяется, поскольку на его I- и Квходах действует уровень логического нуля. Спадом седьмого входного импульса в единичное состояние переключается триггер 2. Спадом восьмого входного импульса триггер 2 переключается в нулевое, а триггер 3 — в единичное состояние. Спадом девятого входного импульса триггер 3 переключается в нулевое состояние, а триггер 4 — в единичное. Спадом десятого входного импульса в единичное состояние переключается триггер 2 и на выходе элемента 6 появляется фронт его второго импульса (фиг.2д).Спадом одиннадцатого входного импульса триггер 2 переключается в нулевое состояние, триггер 4 сохраняет свое предыдущее единичное состояние, поскольку на его I- и К-входах в этот момент действуют уровни логического нуля; уровень логической единицы действует на I- u K-входы триггера 5, который переключается спадом одиннадцатого тактового импульса в нулевое состояние (фиг.2е). Спадом двенадцатогО тактового импульса все триггеры устройства возвращаются в исходное

-« (нулевое) состояние.

Таким образом, на выходах триггеров 4 и 5 имеются симметричные импульсы, при этом обеспечивается коэффициент деления на шесть и на двенадцать соответственно, На выходах триггеров 2 и 3 имеются импульсы, длительность которых равна длительности периода входной частоты, при этом обеспечивается коэффициент деления на три.!

298902

Г ") р о

Составитель А.Соколов

Техред М.Ходанич Корректор М.Шароши

Редактор А.Козориз

Заказ 898/59 Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород,ул.Проектная,- Формула и з о б р е т е н и я

Синхронный делитель частоты на двенадцать, содержащий четыре. триггера, каждый из которых IK-типа, так- 5 товые входы которых соединены с входной шиной, К-вход первого триггера соединен с шиной логической единицы, прямой выход — с I-входом второго триггера, прямой выход которого соединен с I — и К-входами третьего триггера, и выходную шину, которая соединена с прямым выходом четвертого триггера, Т-вход которого соединен с егб

К-входом, отличающийся тем, что, с целью повышениил симметричности выходного сигнала, в нега введен элемент И, первый и второй входы которого соединены с прямыми выходами соответственно первого и третьего триггеров, выход — c. I-ьходом четвертого триггера, I-вход первого триггера соединен с инверсньп выходом второго триггера, К-вход которого соединен с шиной логической единицы.