Устройство для поиска дефектов цифровых узлов

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах контроля работоспособности и диагностирования цифровых узлов и блоков. Цель изобретения - повышение достоверности контроля. Устройство содержит блок 1 ввода, блок 2 памяти. коммутатор 3, блок 4 сравнения, блок 5 индикации, блок 6 управления, триггер 7, элементы И 8 и 9. Для осуществления процесса диагностирования используется тест поиска дефектовиз идентификаторов. В каждом идентификаторе выбирается один тестовый набор, обладающий наибольшей обнаруживающей способностью, который ставится в идентификаторе на первое место. Множество этих наборов образует проверяющий тест, который совместно с тестом поиска дефектов осуществляет контроль и диагностику цифрового узла. Повьш1ение достоверности контроля достигается за счет введения триггера и двух элементов И, позволяющих использовать проверяющий тест. 2 з.п. ф-лы, 4 ил. с (О (Л со о ГС ГчЭ оо го N) (Риг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg y G 06 F ll/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTGPCHGMV СВИДЕТЕЛЬСТВУ!

) ГОСУДАРСТВЕННЪ|И КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 962957 (21) 4002565/24-24 (22) 05. 10. 85 (46) 07. 04. 87, Вюл. Ф 1 3 (72) В.Т.Тяжев (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 962957, кл. G 06 F 11/16, 1982, (54) УСТРОЙСТВО ДЛЯ ПОИСКА ДЕФЕКТОВ

ЦИФРОВЫХ УЗЛОВ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах контРоля работоспособности и диагностирования цифровых узлов и блоков. Цель изобретения — повышение достоверности контроля. Устройство содержит блок 1 ввода, блок 2 памяти, „„80„„1302282 А 2 коммутатор 3, блок 4 сравнения, блок

5 индикации, блок 6 управления, триггер 7, элементы И 8 и 9. Для осуществления процесса диагностирования используется тест поиска дефектов из идентификаторов. В каждом идентификаторе выбирается один тестовый набор, обладающий наибольшей обнаруживающей способностью, который ставится в идентификаторе на первое место. Множество этих наборов образует проверяющий тест, который совместно с тестом поиска дефектов осуществляет контроль и диагностику цифрового узла.

Повышение достоверности контроля достигается за счет введения триггера и с двух элементов И, позволяющих использовать проверяющий тест. 2 з.п. ятяы, g

4 ил.

С::

1302282

15 ходит.

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам контроля работоспособности и диагностирования цифровых узлов и блоков, и является усовершенствованием устройства по авт.св.

У 962957.

Целью изобретения является повышение достоверности контроля.

Для осуществления процесса.диаг- 10 ностирования используется тест поиска дефектов из идентификаторов, организованный следующим образом. В каждом идентификаторе выбирается один тестовый набор, обладающий наибольшей обнаруживаемой способностью к возможным дефектам. Этот тестовый набор становится в идентификаторе на первое место. Множество таких наборов для всех идентификаторов теста 20 поисков дефектов образует проверяющий тест, на котором обнаруживаются проявляющиеся на тесте дефекты. Таким образом, с помощью теста поиска дефектов осуществляется поиск дефек25 тов, а с помощью содержащегося в тесте поиска дефектов проверяющего теста обнаруживаются такие дефекты, при которых в проверяющем тесте искажаются ответные реакции, но остановка на тесте поиска дефектов не происНа фиг,1 представлена схема пред,лагаемого устройства; на фиг.2 — схема блока управления; на фиг.3 — схема блока ввода; на фиг.4 — вид теста поиска дефектов.

Устройство для поиска дефектов цифровых узлов содержит блок 1 ввода, блок 2 памяти, коммутатор 3, блок

4 сравнения, блок 5 индикации, блок

6 управления, триггер 7, элементы

И 8 и 9, кроме того, на фиг.1 изображен диагностируемый узел 10.

Блок управления (фиг.2) содержит дешифратор 11, триггер 12, переключатели 13 и 14, элементы 15-17 задержки, элемент НЕ 18, элементы И 19-21 и элементы ИЛИ 22-25.

Блок 1 ввода (фиг.3) содержит триггер 26, генератор 27 импульсов, элементы ИЛИ 28-30, элементы И 3134, элементы 35-39 задержки, элементы И-НЕ 40 и 41, группу элементов

И 42, регистры 43-45, постоянное запоминающее устройство (ПЗУ) 46 и счетчик 47.

Блок 1 ввода предназнчен для ввода с ПЗУ тестовых наборов и ожидаемых ответных реакций, поступающих на блок 2 памяти, номера класса эквивалентных дефектов, поступающего на блок 5 индикации, а также командной информации, поступающей на блок управления.

Блок 2 памяти предназначен для о хранения тестового набора, поступающего через коммутатор 3 на вход диагностируемого узла 10, и ожидаемой ответной реакции, поступающей на блок 4 сравнения.

Коммутатор 3 предназначен для коммутации внешних контактов диагностируемого узла таким образом, что входные контакты подключаются к выходам блока 2 памяти, а выходные контакты— к входам блока 4 сравнения.

Блок 4 сравнения предназначен для сравнения информации, поступающей с коммутатора 3 и с блока 2 памяти.

С выхода блока 4 сравнения сигнал сравнения или несравнения поступает на блок 6 управления.

Блок 5 индикации предназначен для индикации номера класса эквивалентных дефектов, поступающего из блока ввода, или информации об отсутствии дефектов в диагностируемом узле

10 по разрешающему сигналу с выхода элемента И 3, или информации о неисправности диагностируемого узла

10 по разрешающему сигналу с выхода элемента И 9.

Блок 6 управления .организует работу всех блоков устройства, С выходов блока 6 управления подается на вход блока 1 ввода командная информация для работы этого блока, на вход блока 2 памяти — команда разрешения подачи тестового набора на диагностируемый узел 10, на вход коммутатора 3 — коммутационный тест, на вход блока 4 сравнения — команда разрешения сравнения, на вход блока

5 индикации — командная информация на индикацию номера класса эквивалентных дефектов, на входы элементов

И 8 и 9 — командная информация на индикацию, Триггер 7 предназначен дпя фиксации факта искажения ответных реакций при прохождении теста поиска дефектов. С выходов триггера 7 управляющие сигналы поступают на входы элементов И 8 и 9.

1302282 Д а- щего тестового набора данного идентиа- фикатора и устанавливает в "1" тригге1з 7 .

Если диагностируемый узел 10 был уже проверен на всех тестовых наборах данного идентификатора и сигнал несравнения так и не появился, в этом случае в диагностируемом узле 10 присутствует один из дефектов проверяе1О мого класса дефектов, блок 6 управления при попытке считать следующий тестовый набор, определив конец идентификатора, выдает команду на индикацию номера класса эквивалентных де15 фектов на блок 5 индикации. По номеру класса дефектов определяется и устраняется дефект ° Затем работа устройства продолжается до полного у- устранения всех дефектов диагностие- 20 руемого узла 10.

Если тест поиска дефектов прошел от начала до конца без остановки и сигнал сравнения с блока 4 сравнения так и не появился, то блок 6 управления выдает через элемент И 8 команду в блок 5 индикации на индикацию об отсутствии дефектов в диагностируемом узле 10.. реакции.

Элемент И 8 предназначен для выр ботки разрешающего сигнала на индик цию информации об отсутствии дефектов в диагностируемом узле 10. С выхода элемента И 8 разрешающий сиг нал поступает на блок 5 индикации.

Элемент И 9 предназначен для выработки разрешающего сигнала на инди кацию информации о неисправности диагностируемого узла 10, С выхода элемента И 9 разрешающий сигнал по1 ступает на блок 5 индикации.

Устройство для поиска дефектов цифровых узлов работает следующим образом.

4l

По команде с блока 6 управления из блока 1 ввода подается коммутационный тест, согласно, которому коммутатор 3 производит требуемые комм тации внешних контактов диагностиру мого узла 10 к выходам блока .2 памя ти и к входам блока 4 сравнения, устанавливается в "0" триггер 7. Затем по команде с блока 6 управления из блока 1 ввода в блок 5 индикации подается номер класса эквивалентных дефектов, а по команде с блоха 6 управления из блока 1 ввода в блок

2 памяти записывается первый тестовый набор первого идентификатора и ответ в 30 ная реакция, соответствующая реакции диагностируемого узла 10 при наличии в нем дефекта данного класса. Тестовый набор из блока 2 памяти через ,коммутатор 3 поступает на вход диаг- 35 .ностируемого узла 10. Ответные реакции диагностируемого узла 10 через коммутатор 3 подаются на вход блока

4 сравнения. Одновременно на другой вход блока 4 сравнения из блока 2 "0 памяти поступают ожидаемые ответные

В случае несовпадения ожидаемых и полученных ответных реакций блок

4 сравнения формирует сигнал несравнения, который поступает на блок 6 управления. Появление сигнала несравнения свидетельствует о том, что в диагностируемом узле 10 отсутствуют дефекты данного класса. В этом случае блок 6 управления выдает команду на блок 1 ввода для перехода и проверки следующего идентификатора, после чего описанные действия повторяются.

В случае отсутствия сигнала несравне ния с блока 4 сравнения через время, равное такту контроля, блок 6 управления выдает команду на ввод следую!

Если тест поиска дефектов прошел от начала до конца без остановки и с блока 4 сравнения на блок 6 управления поступал сигнал сравнения, то блок 6 управления выдает через эле-. мент И 9 команду в блок 5 индикации на индикацию информации о неисправности диагностируемого узла 10.

Блок 6 управления работает следующим образом„

Процесс диагностирования начинается нажатием переключателя 13. В ре— зультате через элемент 17 задержки устанавливается в "1" триггер 12; через элемент ИЛИ 22 устанавливается в "0" триггер 7 по сигналу "Установка в 0" (УСТ„О"); кроме того, вырабатывается два сигнала: через элемент ИЛИ 23 сигнал "Разрешение на чтение информации (ЧТ) блоком 1 ввода и сигнал Запись коммутационного теста (ЗП), которые обеспечивают подачу коммутационного теста (КТ) с блока 1 ввода на блок 6 управления.

Сигналы ЧТ и ЗПКТ через первый выход блока 6 управления поступают на блок 1 ввода. КТ содержит информацию о входных и выходных контактах диагностируемого узла 10, согласно которой коммутатор 3 подключает входные контакты к выходам блока 2 памяти, а выходные контакты — к входам блока 4 сравнения.

При считывании метки (Конец коммутационного тестап) (ККТ), записанной в конце КТ, дешифратор 11 выдает соответствующий сигнал "Конец коммутационного теста" (ККТ), который формирует два сигнала: ЧТ через элемент

ИЛИ 23 и сигнал "Запись номера класса эквивалентных дефектовп (ЗПНКЭД), через элемент ИЛИ 24, которые разрешают считывание и подачу номера класса эквивалентных дефектов НКЭД с блока 1 ввода на блок 5 индикации.

По прочтении метки пКонец НКЭД" (КНКЭД) блок 1 ввода через дешифратор 11 выдает соответствующий сигнал

КНКЭД, который формирует два сигнала: ЧТ через элементы ИЛИ 25 и 23 и сигнал Запись тестового набора" (ЗПТН) через элемент ИЛИ 25, которые разрешают считывание и передачу одного тестового набора (ТН) с блока 1 ввода в блок 2 памяти.

По прочтении метки "Конец тестового набора" (КТН) блок ввода через дешифратор.11 выдает соответствующий сигнал КТН, который разрешает подачу тестового набора на диагностируемый узел 10 через третий выход блока 6 управления как сигнал Разрешение подачи тестового набора" КОНТ1, и по истечении времени, равного установлению на выходе диагностируемого узла 10 ответной реакции, через элемент 15 задержки выдает через четвертый выход блока 6 управления сигнал

"Разрешение сравнения" КОНТ2. Последний сигнал разрешает сравнение ожидаемых реакций, записанных в блоке 2 памяти, и ответных реакций с диагностируемого узла 10 и через элемент 16 задержки подготавливает путь прохождения сигнала несравнения (HCPB) через элемент И 19.

Элемент 16 задержки, рассчитанный на время сравнения реакций, предназ начен для устранения ложных срабатываний элемента И 19. Результат сравнения может быть двояким, поэтому рассмотрим оба случая, При совпадении ответных реакций с ожидаемыми сигнал HCPB с блока 4 сравнения отсутствует. В этом случае на выходе элемента НЕ 18 присутствует "1", которая в момент времени, определяемый элементом 16 задержки, 1302282 б через элементы ИЛИ 25 и 23 выдает разрешение на считывание очередного

ТН и устанавливает в "1" триггер 7 сигналом "Установка в "1" (УСТ "1").

Если ответная реакция не совпала с ожидаемой, то с блока 4 сравнения выдается сигнал HCPB который поступает на второй вход блока, 6 управления. В результате на выходе элемен0

1О та НЕ 18 устанавливается "О", который запрещает считывание очередного тестового набора и выдается сигнал

"Перемотка" (I_#_),который через первый выход блока 6 управления приво-. дит к пропуску оставшихся ТН данного идентификатора до метки пКонец перемотки" (КПРМ). Необходимость пропус- ка ТН объясняется тем, что в результате несовпадения реакций доказано

20 отсутствие дефектов из идентифицируемого класса эквивалентных дефектов, а значит, нет необходимости подавать оставшиеся ТН идентификатора.

При считывании метки КПРМ с блока 1

25 ввода через дешифратор 11 выдается сигнал КПРМ, действия которого аналогичны действиям сигнала ККТ. !

Если после очередной попытки ввес30 ти ТН считана метка пКонец идентифи. катора" (КИД), то дешифратором 11 вырабатывается соответствующий сигнал

"Конец идентификатора" (КИД), который разрешает индикацию номера клас>5 са эквивалентных дефектов в блоке 5 индикации как сигнал "Разрешение индикации номера" ИНД 1.

После устранения найденного дефекта процесс поиска дефектов может

40 быть продолжен нажатием кнопки переключателя 14. В результате обнуляется триггер 12 и будут обеспечены действия, аналогичные действиям сигналов ККТ и КПРМ. Если во время поиска

45 дефектов тест поиска дефектов прошел до конца, т. е. считана метка "Конец теста поиска дефекта" (КТПД), то дешифратором 11 вырабатывается сигнал

КТПД, который через элемент И 21 поступает на вход элемента ИЛИ 22 и обеспечивает действия, описанные для переключателя 13. Элемент 17 задержки позволяет задержать установку в

"1 триггера 12 до установки в "О"

55 триггера 7 и выработки сигналов ЧТ, ЗПКТ.

Если тест поиска дефектов прошел от начала до конца без остановки, то дешифратор 11 вырабатывает сигнал

1302282 8 ции из ПЗУ 46 в регистр 45. После этого на выходе элемента 38 задержl ки появляется сигнал, который поступает на регистр 44 и разрешает запись в него информации из регистра

45, затем поступает на вход элемента И 33. Если из ПЗУ 46 считана метка КПТД, то на выходе элемента И-НЕ

40 появляется "0", который поступает

10 на вход элемента И 33 и запрещает прохождение через него сигнала с выхода элемента 38 задержки. Если из

ПЗУ 46 считан НКЭД, то сигнал с выхода элемента 38 задержки проходит 1 через элемент И 33 и вызывает считывание на ПЗУ 46 в регистр 45 метки

КНКЭД, которая поступает для анализа в блок 6 управления.

КТПД, который через элемент И 20 поступает к элементам И 8 и 9 как сигнал "Разрешение индикации сообщения (ИНД 2). Если во время прохождения теста сигнал сравнения с блока 4 сравнения так и не появился, то триг гер 7 остается в "0" и сигнал ИНД 2 поступает через элемент И 8 в блок 5 индикации на индикацию информации об отсутствии дефектов в диагностируемом узле 10. Если во время прохождения теста с блока 4 сравнения в блок

6 управления поступал сигнал сравнения, то триггер 7 находится в "1" и сигнал ИНД 2 поступает через элемент И 9 в блок 5 индикации на индикацию информации о неисправности диагностируемого узла 10 °

Блок ввода работает следующим образом, Сначала в блок устанавливается ПЗУ 46 с тестом поиска дефектов (фиг.4) . Затем на вход блока одновременно поступают сигналы ЧТ и ЗПКТ.

Сигнал ЗПКТ поступает через элемент

ИЛИ 28 на генератор 27 импульсов и останавливает его; затем через элемент ИЛИ 28 поступает на триггер 26 .и устанавливает его в "1", которая с прямого выхода поступает на вход элемента И 32 и разрешает анализ меток блоком 6 управления, кроме того, че— рез время, необходимое для установки триггера 26 и остановки генератора

27 импульсов и определяемое элементом 36 задержки, сигнал с выхода элемента 36 задержки поступает на счетчик 47 и устанавливает в нем нулевой адрес, который поступает на ПЗУ 46.

Одновременно на другой вход ПЗУ 46 через элементы ИЛИ 29 и задержки 35 поступает сигнал ЧТ, который вызывает считывание КТ и ПЗУ 46 и запись его в регистр 45. Затем на выходе элемента 37 задержки появляется сигнал, который поступает на вход регистра 43 и разрешает запись в него

КТ из регистра 45, а через элемент

ИЛИ 30 — на вход счетчика 47 и увеличивает на единицу хранящийся в нем адрес. Через элементы ИЛИ 29 и задержки 35 сигнал поступает на ПЗУ 46 и вызывает считывание из него в регистр 45 метки ККТ, которая поступает для анализа в блок 6 управления, Затем на вход блока одновременно поступают сигналы ЧТ и ЗПКНЭД, которые обеспечивают считывание информа20 Затем на вход блока одновременно поступают сигналы ЧТ и ЗПТН, которые обеспечивают считывание информации на ПЗУ 46 в регистр 45. На выходе элемента 39 задержки появляется сигнал, который поступает на вход группы 42 элементов И, разрешая запись

ТН из регистра 45 в блок 2 памяти, и поступает на вход элемента И 34.

Если из ПЗУ 46 считана метка КИД, то

30 на выходе элемента И-НЕ 41 появляечtt ll ся 0, который поступает на вход элемента И 3 4 и з апр ещает прохождени е через него сигнала с выхода эл емента 39 задержки . Если из ПЗУ 46

35 счи тан ТН, то сигнал с выхода элемента 39 задержки проходит через элемент

И 3 4 и вызывает считывание и з ПЗУ в регистр 4 5 метки КТН, которая поступает для анализа в блок 6 управления .

Приход на вход блока сигнала ПРМ вызывает установку триггера 26 в "0", который с прямого выхода поступает на вход элемента И 32 и запрещает анализ меток блоком 6 управления, а также запуск генератора 27 импульсов, сигналы с выхода которого обеспечивают последовательное считывание информации из ПЗУ 46 в регистр 45 до появ5р ления метки KIIPM СчитыванИе в регистр 45 метки KIIPM вызывает появление на выходе элемента И 31 "1", которая проходит через элемент KlH 28 и останавливает: енератор 27 импульсов, а также устанавливает триггер и н

26 в 1, которая с прямого выхода поступает на вход элемента И 32 и разрешает анализ метки KIIPM блоком

6 управления, 130

Формула изобретения

1.Устройство для поиска дефектов цифровых узлов по авт. св, М 962957, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены триггер, два элемента И, причем шестой выход блока управления соединен с входом установки в "0" триггера, инверсный выход которого соединен с первым входом первого элемента И, выход которого соединен с третьим информа,ционным вхоДом блока индикации, четертый информационный вход которого соединен с выходом второго элемента

И, первый вход которого соединен с прямым выходом триггера, вход уста новки в "1" которого соединен с седьмым выходом блока управления, восьмой вьгход которого соединен с вторыми входами первого и второго элемен, тов И, 2.Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок управ.. ления содержит дешифратор,- триггер, два переключателя, четыре элемента

ИЛИ, элемент НЕ, три элемента И, три элемента задержки, причем второй выход блока соединен с первым выходом дешифратора, второй выход которого соединен с входом первого элемента задержки и является третьим выходом блока, четвертый выход которого соединен с выходом первого элемента задержки и входом второго элемента задержки, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом. первого элемента ИЛИ и является седьмым- выходом блока, второй вход первого элемента ИЛИ соединен с третьим выходом дешифратора, четвертый выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого переключателя и входом установки в "0 триггера, первый вход третьего элемента ИЛИ соединен с выходом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с вторым входам третьего элемента ИЛИ, третий вход третьего элемента ИЛИ соединен с входоьг третьего элемента задержки, с выходом четвертого элемента ИЛИ и является шестым выходом блока, первый вход которого соединен с входом дешифратора, пятый выход которого

2282 10 является пятым выходом блока, второй вход которого соединен с входом элемента НЕ, выход которого соединен с вторым входом первого элемента И, первый вход второго элемента И соединен с прямым выходом триггера, вход установки в "1" которого соединен с выходом третьего элемента задержки, выход второго переключателя соединен

10 с первым входом четвертого элемента

ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с инверсным выходом триггера, второй вход третье15 ro элемента И соединен с шестым выходом дешифратора и вторым входом второго элемента И, выход которого является восьмым выходом блока, выходы .первого, второго, третьего, четвертого элементов ИЛИ и вход элемента НЕ подключены к выходам блока, образующим его первый выход.

З.Устройство по п.1. о т л и— ч а ю щ е е с я тем, что блок ввода содержит генератор импульсов, триггер, постоянное запоминающее устройство, счетчик, три элемента ИЛИ, четыре элемента И, пять элементов заЗ0 держки, два элемента И-НЕ, группу

55 элементов И, три регистра, причем вход установки в "0" триггера соединен с входом пуска генератора импульсов и является входом блока, первым выходом которого являются выходы элементов И группы, первые входы которых соединены с соответствующими информационными входами первого и второго регистров, с и входами. первого элемента И и подключены к и прямым выходам третьего регистра, вход которого соединен с выходом постоянного запоминающего устройства, вход считывания и адресный вход которого соединены соответственно с выходом первого элемента задержки и выходом счетчика, вход установки в "0" которого соединен с входом второго элемента задержки и,с выходом третьего элемента задержки, вход которого соединен с первым входом первого элемента ИЛИ и является входом блока, первые входы второго и третьего элементов ИЛИ объединены и подключены к выходу генератора импульсов, вход останова которого соединен с входом установки в

"1" триггера и с выходом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента

1302282.

И, и входов первого элемента И-НЕ соединены с инверсными выходами третьего регистра, п прямых u n-m инверсных выходов которого соединены с соответствующими и входами второго элемента И-HE (n+I)-й вход которого соединен с (n+1)-м входом первого элемента И-НЕ, с (n+1)-м входом первого элемента И, с (и+1)-и выходом третьего регистра и с первым входом второго элемента И, второй вход которого соединен с прямым Bblx0дом триггера, вторые входы второго и третьего элементов ИЛИ объединены и подключены к выходу третьего элемента И, первый вход которого соединен с вторыми входами элементов.И группы и с выходом четвертого элемента задержки, вход которого соединен с третьим входом третьего элемен- 20 та ИЛИ и является входом блока, третий выход которого соединен с выходом первого регистра, вход записи которого соединен с первым входом четвертого элемента И, с выходом пя то го элемента з адержки, вход которого соединен с четвертым входом третьего элемента ИЛИ и является входом блока, счетный вход счетчика соединен с выходом третьего элемента

ИЛИ, пятый вход которого объединен с третьим входом второго элемента

ИЛИ и подключен к выходу четвертого элемента И, второй вход которого соединен с выходом первого элемента

И-НЕ, вход записи второго регистра соединен с выходом второго элемента задержки, с шестым входом третьего элемента ИЛИ и с четвертым входом второго элемента ИЛИ, пятый вход которого является входом устройства, выход второго элемента ИЛИ соединен с входом первого элемента задержки, выход второго элемента KIH-НЕ соединен с вторым входом третьего элемента И, и выходов второго регистра, п прямых выходов третьего регистра и вь|ход второго элемента И соединены с выходами блока, образующими его второй выход.

1302282

А@2

Риг. > к7 и7 нхэД кнмзД тн х7н д7н Ри иЯ юРУ Щ4

Составитель И,Иванкин

Техред Л. Олейник Корректор А. Ильин

Редактор АЛ1андор

Заказ 1217/48 Тираж 673 Подписное

ВНИИПИ Государственного КоМНТРТВ СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4