Управляемый арифметический модуль

 

Изобретение относится к области автоматики и вычислительной техники и предназначено для построения различных блоков и устройств цифровой обработки данных. Цель изобретения - повышение надежности модуля за счет сокращения числа внешних входов. Модуль содержит информационные и управляющие входы 20-23, 14-19, коммутаторы 1, 2, 3, элементы И 11, НЕ 4-9, И-НЕ 13, НЕРАВНОЗНАЧНОСТЬ 12, триггер 10, выход 25 результата и выход 26 переноса. Модуль реализует логические и арифметические операции над однобитовьми операндами, а также операции сдвиг и запись операнда. Настройка модуля на реализацию требуемой операции осуществляется подачей сигналов настройки на управляющие входы модуля. Результат операции записывается в триггер и снимается с его прямого выхода. Соединение п модулей по входам и выходам результата и переноса позволяет обрабатьшать п-разрядные операнды. 1 табл., 3 ил. § (/) А- at.f Ue

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 7/38

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCKOMV СВИДЕТЕЛЬСТВУ

7 .

r v-. ъ Й ль ЬФФ ° и, lip

Иц и

Я(Йч д (21) 3959373/24-24 (22) 30.09 ° 85 (46) 07.05.87. Бюл. У 17 (71) Московский инженерно-физический институт (72) Ю.Г. Дьяченко (53) 681.3(088.8) (56) Авторское свидетельство СССР

В 802961, кл. G 06 F 7/38, 1979.

Авторское свидетельство СССР

Ó 903865, кл. G 06 F 7/38, 1980. (54) УПРАВЛЯЕМЫЙ АРИФМЕТИЧЕСКИЙ МОДУЛЬ (57) Изобретение относится к области автоматики и вычислительной техники и предназначено для построения различных блоков и устройств цифровой обработки данных. Цель изобретения— повышение надежности модуля за счет.SU 1 0 017 А1 сокращения числа внешних входов. Модуль содержит информационные и управляющие входы 20-23, 14-19, коммутаторы 1, 2, 3, элементы И 11, НЕ 4-9, И-НЕ 13, НЕРАВНОЗНАЧНОСТЬ 12, триггер 10, выход 25 результата и выход

26 переноса. Модуль реализует логические и арифметические операции над однобитовыми операндами, а также операции "сдвиг" и "запись" операнда.

Настройка модуля на реализацию требуемой операции осуществляется подачей сигналов настройки на управляющие входы модуля. Результат операции записывается в триггер и снимается с его прямого выхода. Соединение и модулей по входам и выходам g результата и переноса позволяет обрабатывать и-разрядные операнды.

1 табл., 3 ил. С.

13090

55 изобретения

Формула

Изобретение относится к вычислительной технике, электронике и может быть использовано при построении разпичных узлов и устройств цифровых ЗВМ и БИС. 5

Цель изобретения — упрощение модуля за счет сокращения числа внешних входов.

На фиг. 1 показана схема управляемого арифметического модуля; на фиг ° 2 — схема коммутатора; на фиг. 3 — схема мультиплексора.

Управляемый арифметический модуль содержит коммутагоры 1-3, элементы

НЕ 4-9, триггер 10, элемент И 11, элемент НЕРАВНОЗНАЧНОСТЬ 12, эле- . мент И-НЕ 13, управляющие входы 1419, информационные входы 20-22, вход

23 переноса, синхровход 24, выход ?5 результата и выход 26 переноса, Коммутатор содержит мультиплексоры на двунаправленных ключах 27-29, информационные входы 30-33, управляющие входы 34-36, выход 37.

Мультиплексор содержит двунаправленные ключи 38 и 39, элемент НЕ 40, информационные входы 41 и 42, управляющий вход 43, выход 44.

Модуль работает следующим образом.

На информационные входы ?0-22 моду-30 ля подаются значения сигналов: на вход 20 — сигнал А; значения i-ro разряда операнда А, на вход 21 — сигнал В;„ с выхода старшего разряда в и-разрядном модуле, на вход 22 — 35 сигнал В;, с выхода младшего разряда в и-разрядном модуле. На вход 23 подается входной сигнал переноса Р;, с выхода 25 снимается сигнал S„ результата операции (или содержимое 40 триггера), а с выхода 26 — сигнал переноса Р;. Настройка модуля на выполнение требуемой операции осуществляется с помощью сигналов настройки, подаваемых на управляющие входы 1419 модуля. Результат операции записывается в триггер 10 при подаче на вход 24 синхросигнала Т.

В таблице представлены реализуемые модулем операции и соответствующие 50 коды настроек, при этом принято, что код содержимого триггера перед нача-лом операции соответствует операнду

В, а код А — входному операнду.

Управляемый арифметический модуль, содержащий первый и второй коммута17 2 торы, триггер, элементы И и НЕ, причем i — é (i= 1,4) управляющий вход модуля соединен с 1-м информационным ( входом первого коммутатора, первый управляющий вход которого соединен с прямым выходом триггера и выходом результата модуля, синхровход мо- . дуля соединен с синхровходом триггера, нулевой вход которого соединен с выходом первого элемента НЕ, первый и второй информационные входы модуля соединены с первым и вторым информационным входами второго коммутатора соответственно, о т л и ч аю шийся тем, что, с целью упрощения модуля за счет сокращения числа внешних входов, в него введены третий коммутатор„ элемент НЕРАВНОЗНАЧНОСТЬ, элемент И-НЕ и элементы

НЕ, причем второй управляющий вход первого коммутатора соединен с прямым выходом триггера, третий управляющий вход первого коммутатора соединен с третьим информационным входом модуля и первым входом элемента НЕРАВНОЗНАЧНОСТЬ, второй вход которого соединен с вторым управляющим входом модуля и входом второго элемента НЕ, выход которого соединен с первым входом элемента И-НЕ, второй вход которого соединен с выходом третьего элемента НЕ, вход которого соединен с третьим управляющим входом модуля, первый и четвертый управляющие входы которого соединены соответственно с третьим и четвертым входами элемента И-НЕ, выход которого соединен с первым управляющим входом второго коммутатора, третий информационный вход которого соединен с выходом четвертого элемента НЕ, вход которого соединен с четвертым информационным входом второго коммутатора и выходом пятого элемента НЕ, вход которого соединен с выходом первого коммутатора, второй управляющий вход второго коммутатора соединен с пятым управляющим входом модуля и первым входом элемента И, выход которого соединен с выходом переноса модуля, второй вход элемента И соединен с выходом третьего коммутатора, первый и второй информационные входы которого объединены и соединены с третьим управляющим входом второго коммутатора и входом переноса модуля, шестой управляющий вход которого соединен с третьим информационным входом третье3 1309017 4 го коммутатора и входом шестого эле- рой и третий управляющие входы третьемента НЕ, выход которого соединен с го коммутатора объединены и соединечетвертым информационным входом ны с инверсным выходом триггера едиЭ третьего коммутатора, первый управ- ничный вход которого соединен с вхоляющий вход которого соединен с вы- 5 дом первого элемента НЕ и выходом ходом элемента НЕРАВНОЗНАЧНОСТЬ, вто- второго коммутатора.

114

U(Операция

Запись А

Запись А

Инверсия В

0

0

AvB

АчВ

AvB

AvB

А В

О

AKB

A3B

0

А3В

0

АОВ

АЮВ

О

Сдвиг вправо (В; < )

Сдвиг влево (В;, ) 0

0

А+В

А+В 0

А+В

А+В

Запись 0

Запись 1

0

1309017

Составитель А.Федоров

Техред В.Кадар

Корректор С.йекмар

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Редактор Н.Тупица

Заказ 1799/41

Тираж 673 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5