Трансформаторное постоянное запоминающее устройство

 

Изобретение относится к автоматике и вычислительной технике, может быть использовано в постоянных запоминающих I ГТТ 72 12 -12 12 сриг.1 А., сли1976 , ЯНО ке и исщих f устройствах и является усовершенствованием известного устройства по авт. св. № 1196951. Целью изобретения является повышение помехоустойчивости ПЗУ. Поставленная цель достигается Тем, что блок 15 управления установкой в исходное состояние кодовых трансформаторов содержит элементы ИЛИ и элементы НЕ. На вы.чодных обмотках 8 блока 1 кодовых трансформаторов напряжение помехи будет уменьшаться за счет промежуточного размагничивания групп трансформаторов 2 невыбранных линеек между окончанием тока опроса и началом следующего цикла обращения, что расширяет область устойчивой работы постоянного запоминающего устройства при отклонении временных параметров, напряжения питания и других дестабилизирующих факторов. 1 3. п. ф-лы, 4 ил. i СЛ .77 )// 7/ ,п со 1 о со rs rsj

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Л(1 1310901 А 2 (51)4 G ll С 1700

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

1 .)

СР

СХР

11 л

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1! 96951 (21 ) 3888907/24-24 (22) 17.04.85 (46) 15.05.87. Бюл. № 18 (72) А. Ф. Богачев, Ю. Х. Клейман, Ю. Х. Криворуцкий, Ю. P. Лемзаль и Н. М. Рожкова (53) 681.327.66 (088.8) (56) Дроздов Е. А., Комарницкий В. А., Пятибратов А. П. Электронные вычислительные машины. М.: Машиностроение, 1976, с. 203.

Авторское свидетельство СССР № 1196951, кл. G 11 С 17/00, 1984. (54) ТРАНСФОРМАТОРНОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к автоматике и вычислительной технике, может быть использовано в постоянных запоминающих устройствах и является усовершенствованием известного устройства по авт. св. № 1196951. Целью изобретения является повышение помехоустойчивости ПЗУ. Поставленная цель достигается тем, что блок 15 управления установкой в исходное состояние кодовых трансформаторов содержит элементы ИЛИ и элементы HE. На выходных обмотках 8 блока 1 кодовых трансформаторов напряжение помехи будет уменьшаться за счет промежуточного размагничивания групп трансформаторов 2 невыбранных линеек между окончанием тока опроса и началом следующего цикла обрагцения, что расширяет область устойчивой работы постоянного запоминающего устройства при отклонении временных параметров, напряжения питания и других дестабилизируюшHx факторов. 1 з. п. ф-лы, 4 ил.

1310901

Изобретение относится к автоматике и вычислительной технике, а именно к постоянным запоминающим устройствам, преимущественно, электронных вычислительных м ашин и является усовершенствованием известного устройства, описанного в авт. св. № 1196951.

Целью изобретения является повышение помехоустойчивости ПЗУ.

На фиг. 1 представлена функциональная схема предлагаемого ПЗУ; на фиг. 2 — схема блока управления установкой в исходное состояние кодовых жгутов; на фиг. 3— схема токового адресного дешифратора; на фиг. 4 — схема блока считывания.

Постоянное запоминающее устройство содержит блок 1 кодовых трансформаторов, состоящий из m групп трансформаторов 2 по и разрядов в каждой группе, через которые проложены кодовые провода 3.

Концы всех проводов соединены с выходами 4 токового адресного дешифратора 5.

Начала всех кодовых проводов соединены через токоограничивающий элемент 6 с источником 7 электропитания. Начала всех обмоток считывания соединены с общей нулевой шиной. Концы 8 всех обмоток считывания соединены со входами 9 блока 10 считывания. Информация из ПЗУ считывается с выходов 11 блока 10 считывания. Выборка кодового провода происходит согласно входам 12 и 13. Выборка линейки (гругшы трансформаторов) происходит согласно адресным входам 14.

Блок 15 управления установкой в исходное состояние кодовых трансформаторов содержит элементы ИЛИ 16, первые входы 17 которых образуют группу входов блока 15 и являются входами запуска устройства, а вторые входы 18 объединены и являются синхронизирующим входом устройства, выходы 19 элементов ИЛИ 16 соединены с входами элементов НЕ 20, выходы которых

21 являются выходами блока 15.

Токовый адресный дешифратор 5 содержит транзисторы 22 первой группы токовых ключей и транзисторы 23 второй группы токовых ключей, причем эмиттеры транзисторов 22 первой группы токовых ключей в каждом ряду соединены с коллектором соответствующего транзистора 23 второй группы токовых ключей и через резистор 24 соединены с источником 25 электропитания; базы транзисторов 22, образующих столбец, соединены с первыми входами 12 для подключения адресного дешифратора и через резистор 26 — с общей нулевой шиной; коллекторы транзисторов 22 являются выходами 4 токового адресного дешифратора; эмиттеры транзисторов 23 нижних токовых ключей подключены к общей нулевой шине, а базы транзисторов 23 являются вторыми входами 13 адресного дешифратора и через

45 резисторы 27 подключены к общей нулевой шине.

Блок 10 считывания содержит элементы

ИЛИ 28, элементы НЕ 29, триггеры 30, входы 31 «Запуск» которых соединены с выходами элементов ИЛИ 28, а входы 32

«Сброс» соединены с общей шиной 33

«Сброс»; выходы триггеров 30 соединены с числовыми выходами 11 блока 10 считывания.

Токоограничивающий элемент может быть выполнен на резисторе.

Постоянное запоминающее устройство работает следующим образом.

При возбуждении одного из входов 12 и одного из входов 13 токового адресного дешифратора 5 положительными импульсами тока через токоограничивающий элемент 6 и выбранный кодовый провод блока кодового трансформаторного 1 протекает ток onроса. Считывание информации производится блоком 10 считывания по тем входам 9, которые расшунтированы в зависимости от того, на какой из входов 14 блока считывания поступил сигнал запуска от внешнего адресного дешифратора (не показан) через блок 15 управления. При этом в каждом цикле обращения после окончания тока onроса на все входы 14 блока 10 считывания поступают одновременно сигналы запуска из схемы синхронизации через блок 15 управления, что вызовет расшунтирование всех входов 9 блока 10 считывания. Это приводит к быстрому размагничиванию всех кодовых трансформаторов 2 и снижению помехи в следующем цикле обращения.

Блок 15 управления работает следующим образом.

В исходном состоянии на вторых входах

18 элементов ИЛИ 16 отсутствует сигнал от схемы синхронизации постоянного залоMHHBIotUåão устройства и данная схема работает относительно входа 17 как элемент

НЕ. Поэтому на выходах блока 15 управления находится импульсный сигнал, соответствующий значению входа 17. После окончания импульса тока опроса в токовом адресном дешифраторе 5 на вход 18 блока 15 управления поступает сигнал, который вызывает одновременное появление сигналов запуска на выходах блока 15 управления.

Блок токового адресного дешифратора 5 работает следующим образом.

В исходном состоянии все транзисторы

22 первой группы токовых ключей и транзисторы 23 второй группы закрыты. При возбуждении одного из входов 12 и одного из входов 13 внешними адресными дешифраторами открывается соответствующий транзистор 22 и транзистор 23 и через выход 4 токового адресного дешифратора течет ток опроса в соответствующий кодовый провод.

1310901

Блок 10 считывания работает следующим образом.

В исходном состоянии все элементы НЕ

29 открыты и поэтому на входы элементов

ИЛИ 28 сигналы не поступают. В момент считывания информации через входы 14 происходит запирание элементов НЕ 29, соответствующих выбираемой линейке, и на входы соответствующих элементов ИЛИ

28 поступают сигналы с обмоток считывания блока 1 кодовых трансформаторов.

Выходной сигнал элемента ИЛИ 28 устанавливает триггер 30 в положение « I », а общий сигнал «Сброс» по входу 32 устанавливает триггер 30 в положение «О».

Токоограничивающий элемент 6 определяет амплитуду тока опроса. Таким образом, на выходных обмотках 8 блока 1 напряжение помехи уменьшается за счет промежуточного размагничивания кодовых трансформаторов 2 невыбранных линеек между окончанием тока опроса и началом следующего цикла обращения, что расширяет область устойчивой работы постоянного запоминающего устройства при отклонении временных параметров, напряжения питания и других дестабилизирующих факторов.

Формула изобретения

1. Трансформаторное постоянное запоминающее устройство по авт. св. № 1196951, отличающееся тем, что, с целью повышения помехоустойчивости устройства, оно содержит блок управления установкой в исходное состояние кодовых трансформаторов, выходы которого соединены с адресными входами блока считывания, а группа входов является входами запуска устройства, вход блока управления установкой в исходное состояние кодовых жгутов является синхронизирующим входом устройства.

2. Устройство по п. 1, отличающееся тем, что блок управления установкой в исходное состояние кодовых трансформаторов содержит элементы ИЛИ и элементы НЕ, выходы которых являются выходами блока, а входы соединены с выходами соответствующих элементов ИЛИ, первые входы которых объединены и являются входом блока, а вторые входы являются группой входов блока.

1310901 !

Сдрас

Составитель Л. Амусьева

Редактор Т. Парфенова Техред И. Верес Корректор И. Эрдейи

Заказ 763/49 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4