Полупроводниковое запоминающее устройство

 

Изобретение относится к автомаги ко и вычислительной технике и может быть использовано при создании блоков постоянной памяти. Целью изобретения является повышение надежности работы устройства. Поставленная цель достигается за счет введения в устройство регистра 6 адреса, дешифратора 9, груипы 8 элементов П, элемента И 4, группы 10 элементов ПН, двух элементов ПЕ 5 и 7, мультиплексоров 1 1 п соответствующих связей. (Л ГчЭ ас 00 о со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1298803 (5 4 с 11 С 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 397! 329/24-24 (22) 28.10.85 (46) 23.03.87. Бюл. ¹ 11 (72) О. В. Росницкий, В. Н. Ковалев, A. И. Савельев, Л. В. Алексеев, В. Н. Степанян, Б. Б. Кугутов, т. H. Барановская и И..Н. Петропавловский (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР № 987679, кл. G 11 С 11/40, 1983.

Авторское свидетельство СССР № 1 01 4042, к. . G 1 1 С 29/00, 1983. (54) ПО.(УП РОБО,Ч НИ КОВО1-. ЗА(1(!.Ч(1нА(ощ(-=В устРо! 1 ство (57) Изобретение относится к питом и гике и вычислительной те. .никс и может был и использовано при создании t):и кон постоянной памяти. Целью изобретения является повышение надежности работы устройства.

Поставленная цель достигастсH за счет введения в устройство регистра 6 адреса, дсшифратора 9. группы 8 элема птов И, элемента И 4, группы 10 элементов H1.. двуi элемсптов HE 5 и 7, мультпплск opoB !! и соответствуюгцик связей.

1298803

20

Составитель Л. Амусьева

Редактор А. Сабо Техред И. Верес Корректор М. Самборская

Заказ 751/54 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва. Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная. 4

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании блоков памяти.

Цель изобретения — повышение надежности устройства.

На чертеже представлена функциональная схема полупроводникового запоминающего устройства.

Полупроводниковое запоминающее устройство содержит блоки 1 памяти, первые входы которых являются информационными входами 2 устройства, шифраторы 3, элемент

И 4, первый элемент НЕ 5, регистр 6 адреса, второй элемент НЕ 7, группу элементов И 8, дешифратор 9, группу элементов НЕ !О, мультиплексоры 11.

Устройство работает следующим образом.

При записи на первые входы блоков 1 памяти поступает адрес записи числа. Затем на вторые входы блоков 1 памяти и на входы шифраторов 3 поступает код числа. В это же время на входы блоков памяти 1 и на первый вход элемента И 4 подается строб управления.

С выхода шифратора 3 код коррекции подается на третьи входы соответствующего блока 1 памяти. Однако запись корректирующего кода может произойти, если не поступает управляющий сигнал «блокировки записи» корректирующего кода.

В этом случае с выхода элемента НЕ 5 подается сигнал на пятые входы блоков памяти, разрешающий запись в них корректирующего кода. Это обеспечивает возможность контроля тех частей блоков 1 памяти, где хранятся коды коррекции за счет того, что появляется возможность сохранить код коррекции в накопителях от предыдущей записи, изменяя при этом код числа последующей записи, а затем, анализируя результат коррекции нового кода числа, определить правильность их функционирования. Таким образом организован аппаратный контроль корректирующего кода, расширена возможность контроля накопителей.

Надежность функционирования полупроводникового запоминаюгцего устройства повышена и за счет особой организации счи25

2 тывания. При считывании, одновременно с поступлением управляк>щих сигналов адреса на блоки 1 памяти, на соответствующие входы регистра 6 адреса подается код адреса, а управляющий сигнал поступает через элемент НЕ 7 на один из входов регистра 6. За счет этого даже после прекращения подачи адреса на блоки 1 памяти адрес сохраняется. Затем этот адрес дешифрируется дешифратором 9, и управляющий потенциал подается на один из входов каждого элемента И 8 группы, на другие входы каждого из элементов И 8 группы поступает строб блокировки выхода. За счет этого через группу элементов НЕ 10 разрешающий потенциал на выдачу числа подается только на один выбранный мультиплексор 11, связанный с соответствующим блоком 1 памяти.

Формула изобретения

Полупроводниковое запоминающее устройствоо, содержа 1цее шифраторы, блоки памяти первые, вторые, третьи входы которых являются информационными входами устройства, четвертые входы блоков памяти соединены с выходами соответствующих шифраторов, отличающееся тем, что, с целью повышения надежности устройства, оно содержит регистр адреса, дешифратор, группу элементов И, элемент И, группу элементов НЕ, два элемента НЕ и мультиплексоры, первые входы которых соединены с выходами соответствующих блоков памяти, вторые входы — - с выходами элементов НЕ группы, входы которых соединены с выходами элементов И группы, первые входы которых соединены с выходами дешифратора, входы которого соединены с выходами регистра адреса, один из входов которого соединен с выходом первого элемента НЕ, другие входы регистра адреса, вторые входы элементов И группы, входы элемента И, вход первого элемента НЕ и входы шифраторов являются информационными входами устройства, выход элемента И соединен с входом второго элемента НЕ, выход которого соединен с пятыми входами блоков памяти, выходы мультиплексоров являются выходами устройства.