Последовательный регистр

 

Изобретение относится к вычислительной те.хнике и может быть использовано в устройствах хранения информации. Целью изобретения является расширение области применения регистра за счет возможности его иснользования в несинхронизируе.мых устройствах . Для достижения этой цели в каждый разряд регистра введен элемент 5 задержки , а связи между запоминающим триггером 1, триггером 2 занятости и элемента.ади И 3 и 4 организованы так, чтобы при поступлении на входы регистра парафазной импульсной информации триггеры занятости последовательно устанавливались в состояние «1, блокируя запись информации в данный разряд и разрешая запись в последующий разряд регистра. 1 ил. J2 11 (Л в W со о CD О N3 «74

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1310902 А 1 (511 4 G 11 С 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ВСР :.ч

i 1

ОГ1ИСАНИЕ ИЗОБРЕТЕНИЯ

Ф . с

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

77 17

СО

Я)

СР

М (21) 3908512/24-24 (22) 06.06.85 (46) 15.05.87. Бюл. № 18 (72) Л. В. Павлюченко, И. Б. Шубинский, A. С. Цивинский, В. А. Огнев и И. B. Ганичев (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР № 780046, кл. G 11 С 19/00, 1978.

Авторское свидетельство СССР № 822367, кл. Н 03 К 17/62, 1979. (54) ПОСЛЕДОВАТЕЛЬНЫИ РЕГИСТР (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения информации. Целью изобретения является расширение области применения регистра за счет возможности его использования в несинхронизируемых устройствах. Для достижения этой цели в каждый разряд регистра введен элемент 5 задержки, а связи между запоминающим триггером 1, триггером 2 занятости и эле. ментами И 3 и 4 организованы так, чтобы при поступлении на входы регистра парафазной импульсной информации триггеры занятости последовательно устанавливались в состояние «1», блокируя запись информации в данный разряд и разрешая запись в последующий разряд регистра. ил.

1310902

Формула изобретения

Составитель А. Дерюгин

Редактор Т. Парфенова Техред И. Верес Корректор И. Эрдейи

Заказ 1763/49 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

И ч!бретение относится к вы 1ислительной теi:lil к, и может быт1 использовано в устр< и.; н;.х храпения информации.

11слью изобретения является расширение

<юла "!!i применения регистра за счет возмо II() ти использования в несинхронизируемых устройствах.

11а чертеже приведена схема предлагаемого регистра.

Регистр содержит в каждом разряде первый 1 и второй 2 RS-триггеры, первый 3 и второй 4 элементы И, элемент 5 задержки.

Первый триггер 1 (запоминающий) состоит из элемента И 6 и элемента ИЛИ 7, второй триггер 2 (занятости) — из элемента И 8, элемента ИЛИ 9 и элемента НЕ 10. На «ертеже показаны также прямой 11 и инверсный 12 информационные входы регистра, вход 13 установки в нуль регистра, информационные выходы 14 и выход 15 занятости регистра.

Регистр работает следующим образом.

В исходное состояние регистр устанавливается нулевым сигналом на входе 13. В исходном состоянии в каждом разряде на первые входы первого 3 и второго 4 элементов

И всех разрядов поступает высокий уровень с выхода элемента НЕ 10, а на третьи входы первых и вторых элементов И каждого разряда„кроме первого, через элемент задержки поступает низкий уровень сигналов занятости с элементов ИЛИ 9 предыдущих разрядов регистра. Следовательно, по входным шинам 11 и 12 в регистре для приема информации открыт только первый разряд.

На входы 11 и 12 поступает последовательный код. В соответствии с его значением производится запись единицы или нуля в первый разряд регистра.

При поступлении единичного значения на первый вход запоминающего триггера 1 первого разряда на выходе элемента ИЛИ 7 появляется высокий уровень, обеспечивающий при отсутствии сигнала установки в ноль, действующего на второй вход элемента И 6, формирование на его выходе единичного значения сигнала, который поступает на второй вход элемента ИЛИ 7. После окончания записи единичное состояние запоминающего триггера 1 поддерживается до момента установки регистра в ноль.

Поступление кода нуля на вход 12 не меняет начального (нулевого) состояния триггера 1.

Отличие в работе триггера занятости по отношению к запоминающему триггеру 1 состоит в том, что на элемент ИЛИ 9 по5

30 ступает сигнал последовательного кода и его инверсия. Поэтому при любом значении записываемого кода на выходе элемента

ИЛИ 9 поддерживается высокий уровень, и таким образом формируется признак занятости (окончания записи информации в данный разряд).

На выходе элемента НЕ 10 формируется низкий уровень и по входам первый разряд отключается от информационных шин.

Сформированный на выходе элемента 5 задержки признак занятости первого разряда подготавливает второй разряд регистра к приему второго разряда последовательного кода.

Процесс записи кода входной информации и формирование признака занятости во втором регистре аналогичен рассмотренному

Последовательная запись входного последовательного кода в соответствующий разряд обеспечивается тем, что время задержки сигнала элементом задержки больше длительности сигнала входной информации.

После записи последовательного кода в соответствующие разряды регистра на выходе последнего элемента 5 задержки, т. е. на выходе 15, формируется сигнал заполнения регистра.

Последовательный регистр, содержащий в каждом разряде первый и второй триггеры, R-входы которых являются входом установки в нуль регистра, а прямой выход первого триггера — информационным выходом регистра, и первый и второй элементы И, первые входы которых соединены с инверсным выходом второго триггера, выход первого элемента И соединен с S-входом первого триггера, а второй вход является прямым информационным входом регистра, отличаюи1ийся тем, что, с целью расширения области применения за счет возможности работы в асинхронном режиме, каждый разряд регистра содержит элемент задержки, вход которого соединен с прямым выходом второго триггера, первый и второй S-входы которого соединены соответственно с выходами первого и второго элементов И, второй вход второго элемента И является инверсным информационным входом регистра, третьи входы первого и второго элементов И каждого разряда, кроме первого, соединены с выходом элемента задержки предыдущего разряда, выход элемента задержки последнего разряда является выходом занятости регистра.