Аналого-цифровой преобразователь с самоконтролем

 

Изобретение относится к области электроизмерительной техники и может быть использовано при создании помехоустойчивых аналого-цифровых преоб - разователей специализированных информационно-вычислительных систем. В устройство, содержащее первый и второй регистры 1 и 2, первую группу элементов И, выполненную на элементах 3-13, преобразователь-14 код-- напряжение, компаратор 15, вторую группу элементов И, вьшолненную на элементах 18 и 19, с целью расширения диапазона преобразования, повышения надежности за счет сокращения апS сл со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5и 4 Н 03 M 1/06 асср р к ю Ф

4Q

1 Я:: .;;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4018637/24-24 (22) 07.02.86 . (46) 15.05.87, Бюл. N - 18 (71) Производственное объединение по организации технической эксплуатации энергомеханического оборудования ма— гистральных газопроводов (72) Н.А.Збродов (53) 681.325(088.8) (56) Авторское свидетельство СССР

N - 930657, кл. Н 03 М 1/06, Н 03 M 1/46, 1982.

Браткевич В.В., Галалу В.Г., Стахов А.П. Структура помехоустойчивого аналого-цифрового преобразователя. — Автометрия. Сибирское отде— ление, 1975, М- . 1, с.52-57. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

С САМОКОНТРОЛЕМ (57) Изобретение относится к области электроизмерительной техники и может быть использовано при создании помехоустойчивых аналого-цифровых преобразователей специализированных информационно †вычислительн систем. В устройство, содержащее первый и второй регистры 1 и 2, первую группу элементов И, выполненную на элементах 3-13, преобразователь 14 код— напряжение, компаратор 15, вторую группу элементов И, выполненную на элементах 18 и 19, с целью расширения диапазона преобразования, повыше1-в ния надежности за счет сокращения an- ф

1311021

I паратурных затрат и повышения досто- весов разрядов кодов с естественной верности преобразования в условиях избыточностью, введены эгемент 16 помех при использовании в качестве запрета и элемент И 17. ил.

45

Изобретение относится к электроизмерительной технике и может быть использовано при создании помехоустойчивых аналого-цифровых преобразователей специализированных систем 5 контроля, регистрации и управления.

Целью изобретения является расши. рение диапазона преобразования, повышение надежности за счет сокращения аппаратурных затрат и повышение достоверности преобразования.

На чертеже показана функциональная схема первых шести разрядов предлагаемого устройства. .Аналого-цифровой преобразователь с самоконтролем содержит первый и второй и-разрядные регистры 1 и 2, первую группу элементов И, выполненную на элементах 3-13 И, преобразователь 14 код — напряжение (ПКН), компаратор 15, элемент 16 запрета, элемент 17 И, вторую группу элементов И, выполненную на элементах 18 и 19 И, шину 20 "Пуск", входную шину 21, тактовую шину 22. и шины 23 и 24 Нали(, 25 чие ошибок".

Аналого-цифровой преобразователь работает следующим образом.

При поступлении единичного сигнала на шину 20 "Пуск" последние шестые разряды первого и второго регистров устанавливаются в "1", остальные сбрасываются в "0". Работа синхронизируется одним тактовым импульсом по шине 22. 35

Предположим, что U =20 квантам и

У что в первом такте на вход прибора действует отрицательная импульсная помеха или отказал один из элементов схемы в старшем разряде. Тогда в первом такте в результате выполнения операции (в компараторе 15) вида

U„ - U„ (U0 =18) на выходе компара— тора 15 будет сформировано единичное значение сигнала 4.-=1. При поступлении тактового сигнала (на выходе

1 элемента 17 И будет единичный сигнал, но которому произойдет срабатывание элемента 13 И.

По единичному сигналу с выхода элемента 13 И устанавливаются в "0" шестые разряды первого и второго регистров и в "1" — пятые разряды этих регистров. Во втором такте выполняется операция U > U и на выходе комк О компаратора 15 присутствует нулевой сигнал Q =0). В результате открывается элемент 16 запрета, единичным сигналом с выхода которого стробируется элемент 10 И. Единичным сигналом с выхода элемента 10 И устанавливаются в единичное состояние четвертые разряды регистров 1 и 2 и пятый разряд регистра 1. На выходе первого регистра l устанавливается код 01 10 00.

С выхода компаратора 15 имеется нулевой сигнал («=О), так как Бк У Б, .В результате по Г срабатывает эле- з мент 16 запрета и в первом регистре

) по описанным правилам устанавливается код 01 11 00, а во втором регистре 2 устанавливается код 000100.

На выходе компаратора 15 формируется сигнал (у - =1, как результат операции

U < U, Единичным сигналом с выхода элемента 17 И:по (стробируется элемент 7 И. В результате единичным сигналом с выхода элемента 7 И устанавливаются в "l" вторые разряды регистров 1 и 2, третьи разряды этих регистров — в О(. На выходе первого регистра устанавливается код 01 1010.

Последующие такты работы устройства ничем не отличаются от описанного и соответствуют алгоритму поразрядного кодирования. В данном примере, на выходах элементов 5,6,9,11,12 И за весь цикл преобразования сохраняются нулевые потенциалы. В шестом такте на выходе первого регистра 1 устанавливается код Ol 10 10. При этом на выходе 24 элемента 19 И присутствует единичный сигнал, свидетельствующий о наличии ошибки в старших разрядах устройства. По комбинации на

3 !3110 выходах 23 и 24 можно судить не только о категории ошибки, но и об истинности результата. Действительно, 01 10 10=10"00 10=20. При наличии кода 11 на выходах 23 и 24 получен5 ный результат бракуется. При большем числе разрядов в устройстве анализ кодовых шин ошибок является более информативным. Для построения прототипа при n=l2 требуется К =443 логи- 10 ческих элементов и L =735 связей меж F ду ними (без учета затрат оборудования на .пкн,и компаратор).Для постро— ения предлагаемого устройства при равных условиях требуется К;„ =173 15 логических элементов при L„.„=324.

При этом отношения данных оценок составляют: К, /К „=2, 5; L /L =2, 2.

Минимальное расчетное время одного такта в известном устройстве состав- 20 ляет t =300 м с + 2, где „ - время срабатывания компаратора. При равных условиях время одного такта в предлагаемом устройстве составляет 1; — 215 м с + „

При равных диапазонах отношение значений приведенных оценок возрастает. Так, К /К; =529/173=3; L /L „

=858/324=2,6.

Очевидно, что при .равных диапазонах представления чисел время полного цикла в известном устройстве значительно возрастает по сравнению с временем полного цикла преобразования в предлагаемом устройстве, как возрастает число составляющих его тактов.

Форму".а изобретения

Аналого-цифровой преобразователь с самоконтролем, содержащий первый и второй и-разрядные регистры, первую и вторую группы элементов И соответственно из (2n-1) и (n-1/2) элемен- 45 тов И каждая, преобразователь код— напряжение, тактовую шину, шину Наличие ошибок", компаратор, первый вход кбторого является входной шиной, а второй вход соединен с выходом пре-50 образователя код — напряжение, входы которого подключены соответственно к выходам разрядов первого регистра, первые входы установки в "0" с первого по (и-1) разрядов которого объе-55 динены с входом установки в "1" n-ro разрядов первого регистра, первые входы установки в "Оп с первого по (n-)) разряды второго регистра объе21 4 динены с входом установки в "1" п-го. разряда второго регистра и являются шиной Пуск", выходы нечетных элементов И, начиная с третьего, кроме п-го первой группы соединены соответственно с вторыми входами установки в 0 соответствующих разрядов второго регистра, а выход п-го элемента И первой группы соединен с первыми выходами установки в 0" n-ro разряда второго регистра, первые входы элементов И второй группы соединены соответственно с выходами нечетных разрядов, начиная с третьего, первого регистра, а вторые входы —, соответственно с выходами четных разрядов первого регистра, о .,т л и ч аю шийся тем, что, с целью расширения диапазона преобразования, повышения надежности за счет сокращения аппаратурных затрат и повышения достоверности преобразования, в него введены элемент запрета (n-1/2) шин

"Наличие-ошибоки и элемент И, первый вход которого объединен с входом запрета элемента запрета и подсоединен к выходу компаратора, второй вход объединен с информационным входом элемента запрета и является тактовой шикай, а выход соединен с первыми входами нечетных элементов и первой группы, вьгход первого из которых соединен с вторым входом установки в

"0" первого разряда первого регистра, первые входы установки в 1" разрядов которого, кроме п-го, объединены соответственно с одноименными входами разрядов второго регистра, с третьими входами установки в "0" с второго по (n-1)-й разрядов второго регистра и подключены соответственно к выходам четных элементов И первой группы, вторые входы установки в "1" разрядов, кроме п-ro (n-1)-го, первого регистра объединены соответственно с вторыми входами установки в

"0n разрядов, начиная с второго, кроме n-ro первого регистра, с вторыми входами установки в "1" соответствующих разрядов, второго регистра и соответственно подключены к выходам нечетных элементов И, начиная с третьего, первой группы, вторые входы которых объединены с первыми входами со ответствующих четных элементов И первой группы элементов И и подключены к выходам соответствующих разрядов, начиная с второго, второго регистра, выход первого разряда которого соеди13

Составитель Ю.Спиридонов

Редактор N.Áàíäóðà Техред N.Ходанич Корректор Г.Решетник

Заказ 1902/55 Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4 нен с вторым входом первого элемента

И первой группы, вторые входы четных ,элементов И которой объединены и подключены к выходу элемента запрета, причем вход установки в "1" п-ro разряда первого регистра подключен к шине "Пуск", выходы элементов И второй группы являются соответствующими шинамй "Наличия ошибок", при этом

11021 1 второй вход установки в "1" (n-1)-го разряда первого регистра объединен с входом установки в "0" и-го разряда первого регистра и подключен к выходу (2n-I)-го элемента И первой группы, а второй вход установки в "0"

n-ro разряда второго регистра объединен с первым входом установки в "1" (и-1)-го разряда второго регистра °