Преобразователь синусно-косинусных сигналов в последовательность импульсов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в преобразователях перемещения в код. С целью повьшения точности преобразователя путем уменьшения погрешности формирования опорного напряжения в преобразователь синусно-косинусных сигналов в последовательность импульсов, содержаший первый и второй нуль-органы, входы которых являются соответственно первым и вторым входами преобразователя и подключены к информационным входам первого и второго выпрямителей , а выходы первого и второго нуль-органов подключень соответственно к первому и второму входам формирователя выходных импульсов, резистивный делитель напряжения, третий нуль-орган, введены блок ключей, блок управления, инвертор, йервый и второй элементы И, триггер. Блок управления содержит генератор импульсов , формирователь импульсов, шесть элементов И-НЕ, пять элементов И, три элемента H-PfflH, элемент ИЖ-НЕ, два инвертора, шесть элементов дифференцирования , дешифратор. Формирователь выходных импульсов содержит шестнадцать элементов И-НЕ, два инвертора , четыре элемента дифференцирования , восемь элементов ИЛИ-НЕ и два триггера. Первый и второй нульорганы формируют код квадранта. Выходное напряжение выпрямителей поступает на входы резистивного делителя напряжений, который работает в режиме фазорасщепителя. В зависимости от соотношений между амплитудами входных сигналов преобразователя срабатывают определенные ключи, в блоке управления формируются единичные сигналы на определенных выходных шинах. Из вькодных сигналов первого и второго нуль-органов, триггера и блока управления в формирователе выходных импульсов формируются две последовательности импульсов с дискретностью, соответствующей числу градаций в резистивном делителе напряжения внутри квадранта. 2 з.п. ф-лы, 6 ил. i (Л оо о со 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) 310 А1 (ц 4 Н 03 M 1/30

)

)

) с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3993157/24-24 (22) 17. 12.85 (46) 07.05.87. Бюл, N - 17 (72) А.И.Ярухин и В.M.Ëÿíã (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 480103, кл . С 08 С 9/06, 1974.

Патент ФРГ В 1945206, кл. 42 1 5, опублик. 1973. (54) ПРЕОБРАЗОВАТЕЛЬ СИНУСНО-КОСИНУСHblX CHfHAJI0B В ПОСЛЕДОВАТЕЛЬНОСТЬ

ИМПУЛЬСОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в преобразователях перемещения в код. С целью повышения точности преобразователя путем уменьшения погрешности формирования опорного напряжения в преобразователь синусно-косинусных сигналов в последовательность импульсов, содержащий первый и второй нуль-органы, входы которых являются соответственно первым и вторым входами преобразователя и подключены к информационным входам первого и второго выпрямителей, а выкоды первого и второго нуль-органов подключены соответственно к первому и второму входам формирователя выходных импульсов, резистивный делитель напряжения, третий нуль-орган, введены блок ключей, блок управления, инвертор, и ервый и второй элементы И, триггер. Блок управления содержит генератор импульсов, формирователь импульсов, шесть элементов И-НЕ, пять элементов И, три элемента И-ИЛИ, элемент ИЛИ-НЕ, два инвертора, шесть элементов дифференцирования, дешифратор. Формирователь выходных импульсов содержит шестнадцать элементов И-НЕ, два инвертора, четыре элемента дифференцирования, восемь элементов ИЛИ-НЕ и два триггера. Первый и второй нульорганы формируют код квадранта. Выходное напряжение выпрямителей поступает на входы резистивного делителя

<О напряжений, который работает в режиме фазорасщепителя. В зависимости от соотношений между амплитудами вход- С ных сигналов преобразователя срабатывают определенные ключи, в блоке управления формируются единичные сигналы на определенных выходных шинах. м

Из выходных сигналов первого и второ- (ф го нуль-органов, триггера и блока 4Р управления в формирователе выходных импульсов формируются две последовательности импульсов с дискретностью, соответствующей числу градаций в резистивном делителе напряжения внутри квадранта. 2 з.п. ф-лы, 6 ил.

1 13093

Изобретение относится к автоматике и вычислительной технике и может быть использовано в преобразователях перемещения в код.

Целью изобретения является повышение точности преобразователя путем исключения формирователей опорного напряжения.

На фиг. 1-3 представлена структурная схема преобразователя; на фиг,46 — временные диаграммы его работы.

Преобразователь содержит первый 1, второй 2 и третий 3 нуль-органы, первый 4 и второй 5 выпрямители, резистивный делитель 6 напряжения, блок 7

15 ключей, блок 8 управления, формирователь 9 выходных импульсов, инвертор

10, первый 11 и второй 12 элементы

И и триггер 13.

Блок 8 управления содержит генера- 20 тор 14 импульсов, формирователь 15 импульсов, первый 16, второй 17, третий 18, четвертый 19 и пятый 20 триггеры, первый 21, второй 22, третий

23, четвертый 24, пятый 25, шестой

26 элементы И-HE первый 27, второй

28, третий 29, четвертый 30 и пятый

31 элементы И, первый 32, второй 33 и третий 34. элементы И-ИЛИ, элемент

35 ИЛИ, первый 36 и второй 37 инверторы, первый 38, второй 39, третий

40, четвертый 41, пятый 42 и шестой

43 элементы дифференцирования, дешифратор 44.

Формирователь 9 выходных импульсов содержит элементы И-НЕ 45-52, первый 53 и второй 54 инверторы, элементы 55-58 дифференцирования, элементы ИЛИ-HE 59-62, триггер 63.

Остальные восемь элементов И-НЕ, че- 40 тыре элемента ИЛИ-НЕ и триггер (не показаны) соединены аналогично элементам 45-52, 59-63.

Преобразователь работает следующим образом. 45

Входные напряжения U sin g и П соз1 преобразуются в прямоугольные импульсы первым 1 и вторым 2 нуль-органами (фиг. 1 и 4, Е, F) . Эти им.пульсы управляют первым 4 и вторым 5

I ключевыми выпрямителями, представляю- щими собой усилители с изменяемым знаком усиления. На выходах ключевых выпрямителей 4 и 5 формируются напРяжения Пр 1з п4и -Uolcosll (фиг. 4, 55

U<, U<), которые питают резистивный делитель 6 напряжения, составляющий фазовращатель. Номиналы резисторов выбираются таким образом, что нулевые

10 2 напряжения в общих точках резисторов соответствуют фазе входного сигнала,1 кратной дискрете перемещения, например 18 (фиг, 4, А, В, С, D) . Ha выходе преобразователя формируются две последовательности импульсов (фиг.4, U<) фронты которых формируются при фазе входного сигнала, кратной о

18, Таким образом, выходные сигналы преобразователя являются результатом интерполяции входных сигналов.

Нахождение точки с напряжением, близким к нулевому, и слежение за ней осуществляется с помощью блока 7 ключей и третьего нуль-органа 3.

Алгоритм управления ключами блока 7 заключается в следующем, Если напряжение во всех точках делителя 6 больше нуля, то в результате переключения ключей блока 7 и опроса третьего нуль-органа 3 замыкается на нуль-орган 3 точка D. Если все напряжения меньше нуля, то к нульоргану 3 в конечном счете подключается точка А. В остальных случаях при неизменном напряжении на выводах делителя 6 поочередно подключаются две соседние точки делителя 6 к нульоргану, напряжение на которых противоположно по знаку, например при фазе входного сигнала в пределах 36 о

54 поочередно подключаются к нульоргану точки В и С. Частота переключений должна быть достаточно высокой для слежения за парой точек, напряжение на которых противоположно по знаку. Исходное состояние ключей блока 7 не имеет значения, так как алгоритм управления ключами замкнутый и осуществляется в двух направлениях.

Синхронизация устройства осуществляется тактовым генератором 14, подключенным к формирователю 15 синхроимпульсов, на выходе которого формируются две последовательности импульсов (фиг ° 5 U Ug ) сдвинутых Во времени.

В основе счетчика устройства лежат два триггера 16 и 17, представляющие собой тактируемые D-триггеры в счетном включении за счет обратной связи. Этот счетчик работает в трех режимах — остановки, прямого счета и обратного счета. Счетными импульсами являются импульсы с первого выхода формирователя 15 синхроимпульсов (П„), которые при остановке блокируются на элементе И 27. Первый триг130931

3 гер 16 переключается по переднему

Фронту П а триггер 17 — по заднему фронту этого импульса, который вьщеляется с помощью инверт »ра 37 и элемента 39 дифференцирования (фиг, 5, U>), Все элементы дифференцирования устройства выделяют положительные пе репады напряжения на их входах. Такое временное разделение счетных импуль- . сов для триггеров 16 и 17 счетчика 10 позволяет производить изменение направления счета сигналами на элементе 32, исключая срабатывание счетчи.ка. Прямые и инверсные выходы триггера 17 управляют работой дешифра- 15 тора 44, выходы которого соединены с входами управления ключами блока 7.

Из-за неодновременного срабатывания триггеров 16 и 17 на выходе дешифратора 44 появляются ложные сиг- 20 калы, например при переходе триггеров 16 и 17 счетчика из состояния (1,0) в состояние (О, 1) на выходе дешифратора 44 возможно формирование сигнала соответствующего состоянию (0,0). Для исключения этого элемен- ты 40-43 дифференцирования выделяют положительные перепады напряжений, которые фильтруются элементами

28, 29 (фиг. 5, Ue, U, U U ) и 30 поступают на тактовый вход третьего триггера 18, записывая в него логическую "1" с D-входа. В результате триггер 18 переключается тогда, когда в счетчике устанавливается очеРед- 35 ное новое состояние после срабатывания либо триггера 16, либо триггера 17, либо после их совместного срабатывания. Триггер 18 возвращается в исходное состояние по заднему фрон-40 ту импульса U, выделяемом инвертором 36 и элементом 38 дифференцирования (фиг. 5, О) . Последовательность импульсов на выходе триггера 18 в режиме прямого и обратного счета изоб- 45 ражена на фиг. 5 (U ).

Таким образом, ключ блока 7 замыкается на время между передним и задним фронтами U 4 и U $ а TlpH Выпол ненни условия А (О или 0 7 О ключи остаются замкнутыми сигналами G и Н, поступающими на элементы И-НЕ 25 и

26. Опрос состояния нуль-органа 3 производится сигHGJIQM Ug(g) фиксирующем это состояние в триггере 13 через элементы 11 и 12. Условие А <О, D ) О выявляется элементом И-ИЛИ 33 и фиксируется в триггере 19 по задО 4 нему Фронту U (0). По этому фронту триггер 20 формирует сигнал "Прямой счет" (Т), если А, В, С ) О, в противном случае выдается сигнал Обратный счет" (S), не играющий роли при наличии сигнала "Стоп" (R) с триггера 19.

Функционирование устройства (фиг,6) происходит следующим образом.

При у с 18 триггеры 16 и 17 счетчика останавливаются сигналом К, а точка подключается к нуль-органу

3 сигналом G. При 18 с у с 36 производится последовательное подключение точек А, В, а при 36 с < с 54 точек

В, С сигналами с дешифратора 44 (К, И, N) °

Выходные сигналы устройства П

U< формируются формирователем 9. Инверторы 53, 54, элементы 55-58 дифференцирования вьщеляют фронты импульсов с первого 1 и второго 2 нуль-органов. При этом, еспи р= О то триггер 63 устанавливается в "1", а при Р= 180 в "О" при движении датчика перемещений, формирующего входные сигналы преобразователя, в одну сторону и в противоположные состояния при движении в другую сторону.

Аналогичная установка другого триггера формирователя 9 производится при фазах 90 и 270 (фиг. 4, U, U ).

Остальные переключения триггеров формирователя 9 производятся по заднему фронту сигнала U> (фиг. 5, О; фиг ° 3) при выполнении условий переключения (фиг. 4) . U принимает значение "1" при выоплнении условий

Е ) О, D ) P; В с О, E ) О; В ) О, Е с О; D с О, Е с О. При переходе фао зы через значение 36 выполняется условие В ) О (Е ) О), и на выходе элемента И-НЕ 47 появится короткий отрицательный импульс (фиг. 6, U ) . устанавливающий триггер 63 в нулевое состояние. Если при включении устройства на входе имеет место состояние

А с О или D ъ О, то триггер 63 может установиться в произвольное состояние, которое принимает требуемое значение после изменения входных сигналов в результате перемещения датчика положения. Практически это имеет место, так как перед измерениями перемещений производится начальная установка системы (поиск, например, сигнала начала отсчета).

5 13093

Формула изобретения

1. Преобразователь синусно-косинусных сигналов в последовательность импульсов, содержащий первый и второй нуль-органы, входы которых являются соответственно первым и вторым входами преобразователя и подключены к информационным входам соответственно первого и второго выпрямителей, а вы- 1ð ходы первого и второго нуль-органов подключены соответственно к первому и второму входам формирователя выходных импульсов, резистивный делитель напряжения, третий нуль-орган, 15 отличающийся тем, что, с целью повышения точности преобразователя, в него введены блок ключей, блок управления, инвертор, первый и второй элементы И, триггер, выходы первого и второго нуль-органов подключены к управляющим входам первого и второго выпрямителей соответственно, выходы которых подключены к входам резистивного делителя напряжения, 25 выходы резистивного делителя налряжения подключены к соответствующим входам блока ключей, выходы блока ключей соединены между собой и подключены к входу третьего нуль-органа, 3р выход которого подключен к одному входу первого элемента И и через инвертор — к одному входу второго элемента И, выходы первого и второго элементов И подключены соответственно к S- u R-входам триггера, выходы триггера подключены соответственно к третьему и четвертому входам формирователя выходных импульсов и к первому и второму входам блока уп- 40 равления, группа выходов которого подключена к управляющим входам ключей, первый выход блока управления подключен к другим входам первого и второго элементов И, а второй, тре- 45 тий, четвертый, пятый и шестой выходы блока управления подключены соответственно к пятому, шестому, седьмому, восьмому и девятому входам формирователя выходных импульсов.

2. Преобразователь по п. 1, о т— л и ч а ю шийся тем, что блок управления содержит. генератор импульсов, формирователь импульсов, пять триггеров, шесть элементов И-НЕ, пять элементов И, три элемента И-ИЛИ, элемент ИЛИ, первый и второй инверторы, шесть элементов дифференцирования, дешифратор, выход генератора

10 6. импульсов подключен к входу формирователя импульсов, первый выход которого подключен к одному входу первого элемента И, а второй выход является первым выходом блока управления и через первый инвертор подключен к входу первого элемента дифференцирования, выход первого элемента И подключен к С-входу первого триггера и через второй инвертор — к входу второго элемента дифференцирования, прямой выход первого триггера подключен к первому входу дешифратора и через третий элемент дифференцирования — к одному входу второго элемента И, инверсный выход первого триггера подключен к его D-входу, второму входу дешифратора и через четвертый элемент дифференцирования — к одному входу третьего элемента И, выход первого элемента И-ИЛИ подключен к С-входу второго триггера, прямой выход которого подключен к третьему входу дешифратора и к входу пятого элемента дифференцирования, а инверсный выход — к D-входу второго триггера, к четвертому входу дешифратора и к входу шестого элемента дифференцирования, выходы второго, третьего элементов И, пятого, шестого элементов дифференцирования подключены к соответствующим входам элемента ИЛИ, выход которого подключен к С-входу третьего триггера, D-вход которого соединен с шиной единичного потенциала, а выход подключен к одним входам первого и второго элементов И-НЕ и к одним входам четвертого и пятого элементов И, первый, второй, третий, четвертый выходы дешифратора подключены к другим входам соответственно первого, второго элементов И-НЕ, четвертого и пятого элементов И и являются соответственно вторым, третьим, четвертым и пятым выходами блока управления, выход первого элемента дифференцирования является шестым выходом блока управления и подключен к R-входу третьего триггера и к Свходам четвертого и пятого триггеров, первые входы первой и второй пар входов второго элемента И-ИЛИ являются соответственно первым и вторым входами блока управления, вторые входы первой и второй пар входов второго элемента И-ИЛИ соединены соответственно с вторым и первыми выходами дешифратора, а выход второго элемента И-ИЛИ подключен к D-входу

1309310— четвертого триггера, прямой выход которого подключен к одним входам третьего и четвертого элементов И-НЕ, другие входы которых соединены соответственно с первым и вторым выхода- 5 ми дешифратора, а выходы подключены к одним входам соответственно пятого и шестого элементов И-НЕ, другие входы пятого и шестого элементов И-HE соединены с выходами соответственно первого и второго элементов И-НЕ, первые входы первой, второй и третьей пар входов третьего элемента И-ИЛИ соединены с первым входом первой пары входов второго элемента И-ИЛИ, а вторые входы соединены соответственно с первым, третьим и четвертым выходами дешифратора, выход третьего элемента И-ИЛИ подключен к D-входу пятого триггера, прямой и инверсный 20 выходы которого подключены к другим входам второго и третьего элементов

И соответственно, инверсный выход четвертого триггера подключен к другому входу первого элемента И, входы первой группы входов первого элемента И-ИЛИ соединены с прямым выходом первого триггера, инверсным выходом пятого триггера и выходом второго элемента дифференцирования, вхо- 3О ды второй группы входов первого элемента И-ИЛИ соединены с инверсным выходом первого триггера, прямым выходом пятого триггера и выходом второго элемента дифференцирования, а 35 выходы пятого и шестого элементов

И-НЕ и четвертого и пятого флементов

И являются группой выходов блока управления.

3. Преобразователь по п. 1, о т— л и ч а ю шийся тем, что формирователь выходных импульсов содержит шестнадцать элементов И-НЕ, первый и второй инверторы, четыре элемента 45 дифференцирования, восемь элементов

ИЛИ-НЕ, первый и второй триггеры, входы первого и второго инверторов являются соответственно первым и вторым входами формирователя выходных 5О импульсов, вход первого инвертора подключен к первым входам первого, второго, третьего и четвертого элементов И-НЕ, выход первого инвертора подключен к первым входам пятого, шестого, седьмого и восьмого элементов И-НЕ, вход второго инвертора подключен к первым входам девятого, десятого, одиннадцатого и двенадцатого элементов И-НЕ, выход второго инвертора подключен к первым входам тринадцатого, четырнадцатого, пятнадцатого и шестнадцатого элементов И-НЕ, второй вход первого элемента И-НЕ соединен с вторыми входами третьего, пятого,седьмого, десятого, двенадцатого, четырнадцатого и шестнадцатого элементов И-НЕ и является третьим входом фор-мирователя,второй вход второго элемента И-НЕ соединен с вторыми входами четвертого, шестого, восьмого, девятого, одиннадцатого, тринадцатого и пятнадцатого элементов И-НЕ и является четвертым входом формирователя, третий вход девятого элемента

И-НЕ соединен с третьими входами двенадцатого, четырнадцатого и пятнадцатого элементов И-НЕ и является пятым входом формирователя, третий вход первого элемента И-НЕ соединен с третьими входами четвертого, шестого и седьмого элементов И-HE и является шестым входом формирователя, третий вход второго элемента И-HE соединен с третьими входами третьего, пятого и восьмого элементов И-НЕ и является седьмым входом формирователя, третий вход десятого элемента

И-НЕ соединен с третьими входами одиннадцатого, тринадцатого и шестнадцатого элементов И-НЕ и является восьмым входом формирователя, четвертый вход первого элемента И-НЕ соединен с четвертыми входами элементов

И-НЕ с второго по шестнадцатый и яв-. ляется девятым входом формирователя, вход и выход первого инвертора через первый и второй элементы дифференцирования соответственно подключены к одним входам первого и второго элементов ИЛИ-НЕ, выходы первого, второго, пятого и шестого элементов И-НЕ подключены к входам третьего элемента ИЛИ-НЕ, выход которого подключен к другому входу первого элемента

ИЛИ-НЕ, выходы третьего, четвертого, седьмого и восьмого элементов И-НЕ подключены к входам четвертого элемента ИЛИ-НЕ. выход которого подключен к другому входу второго элемента

ИЛИ-НЕ, выходы первого и второго элементов HJIH-HE подключены соответственно к S- u R-входам первого триггера, выход которого является первым выходом формирователя, вход и выход второго инвертора через третий и четвертый элементы дифференцирования соовтетственно подключены к одним

1309310 входам пятого и шестого элементов

ИЛИ-НЕ, выходы девятого, десятого,, тринадцатого и четырнадцатого элементов И-HE подключены к входам седьмого элемента ИЛИ-НЕ, выход которого подключен к другому входу пятого элемента ИЛИ-НЕ, выходы одиннадцатого, двенадцатого, пятнадцатого и

l0 шестнадцатого элементов И-НЕ подключены к входам восьмого элемента ИЛИНЕ, выход которого подключен к другому входу шестого элемента ИЛИ-НЕ, выходы пятого и шестого элементов ИЛИ—

НЕ подключенысоответственно к 5 -и Квходам второго триггера, выход которого является вторым выходом формирователя.

1309310!

3093!О иА! !!! братныи счалт

Юрююпаг can

Фиа. Х

Уиа 8

Составитель М,Сидорова

Техред М.Ходанич КорректорА 0<Ð7«Ð

Редактор Л.Лангазо

Заказ 1804/56 Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретении и открытий д

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4