Делитель частоты с переменным коэффициентом деления

 

Изобретение может быть использовано в хронизаторах, в частности в электронных часах. Цель изобретения - снижение потребляемой мощности устройства. Делитель частоты содержит триггеры 1 и 2, генератор 4 импульсов , элемент НЕ-И 6, делитель 8 частоты, состоящий из счетных триггеров 9.1...9.П, и блок 10 коррекции. Введение триггера 3, элемента И 5, элемента НЕ-И 7 и образование новых (Функциональных связей уменьшает емкостную .нагрузку на высокочастотные цепи. 1 ил. с 1 Л V 7/

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1320899 А 1 (д1) 4 Н 03 К 23/66

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С IIEPEMEHHbIM

КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ (57) Изобретение может быть использовано в хронизаторах, в частности в электронных часах. Цель изобретения — снижение потребляемой мощности устройства. Делитель частоты содержит триггеры 1 и 2, генератор 4 импульсов, элемент НЕ-И 6, делитель 8 частоты, состоящий из счетных триггеров 9.1...9.п, и блок 10 коррекции.

Введение триггера 3, элемента И 5, элемента НЕ-И 7 и образование новых функциональных связей уменьшает емкостную .нагрузку на высокочастотные цепи. 1 ил. (21) 4034293/24-21 (22) 24,12.85 (46) 30.06.87. Вюл. Р 24 (71) Ленинградское производственное объединение "Электронприбор" (72) А, А. Васильев, N. И. Грудников и В. Я, Синдаловский (53) 621.374,4(088.8) (56) Патент С111А 9 4011516, кл. 328-14/328-41, 08.03.77.

Авторское свидетельство СССР

У 1272501, кл. Н 03 К 23/66, 31.05.85 °

Патент CPlA 9 4009445, кл. 3?8-49, 22.02,77 — прототип.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1320899

Изобретение относится к импульсной технике и может быть использованО в хронизаторах, в частности в электронных часах.

Цель изобретения — снижение потребляемой мощности за счет уменьшения емкостной нагрузки на высокочастотные цели.

На чертеже приведена электрическая структурная схема делителя частоты с переменным коэффициентом деления.

Делитель частоты с переменным коэффициентом деления содержит первый, второй и третий триггеры 1-3, генератор 4 импульсов, элемент И 5, первый и второй элементы НЕ-И б и 7, делитель 8 частоты, состоящий из п последовательно соединенных счетных триггеров 9.1, 9.2... 9.i,,..9.п, блок 1О коррекции, кодовые входы которого соединены с M-разрядной шиной

11 коррекции.

Вход блока коррекции соединен с выходной шиной 12 и выходом делителя 8, вход которого соединен с выходом второго элемента 7 HE-И, первый вход которого соединен с выходом генератора 4 импульсов и первым входом элемента И 5, выход которого соединен с тактовыми входами первого и второго триггеров 1 и 2. Прямой вы. ход первого триггера 1 соединен с входом сброса второго триггера 2 и первым входом первого элемента HE-И

6, выход которого соединен с вторым входом второго элемента HE-И 7, второй вход — с инверсным выходом второго триггера 2. Вход сброса первого триггера 1 соединен с вторым входом элемента И 5 и прямым выходом третьего триггера 3, тактовый вход которого соединен с выходом блока

10 коррекции, вход сброса — с инверсным выходом i-го счетного триггера

9-i делителя 8 частоты.

Блок 10 коррекции представляет собой управляемый делитель частоты.

В качестве такого блока может быть использован блок, имеющий схемное решение, например микросхемы К155ИЕ8.

Устройство работает следующим образом.

В исходном состоянии триггер 3 обнулен частотой, поступающей на его вход сброса с инверсного выхода триггера 9-i делителя 8. Уровень логического нуля с прямого выхода триггера 3 обнуляет триггер 1, уровень логического нуля с прямого выхода . которого, в свою очередь, обнуляет триггер 2.

Логический нуль с прямого выхода триггера 3, поступая на второй вход элемента 5, запрещает прохождение частоты генератора 4 на тактовые, входы три геров 1 и 2. Логический нуль с прямого выхода триггера 1 поступает также на первый вход элемента 6 и обеспечивает уровень логический единицы на его выходе, что позволяет частоте генератора 4 проходить через элемент 7 на вход делителя 8.

Таким образом, в исходном состоянии выход генератора 4 (самого высокочастотного элемента в устройстве) соединен с двумя входами элементов 5 и 7 и через элемент 7 — с входом первого счетного триггера 9.1 делителя 8 °

В момент выработки блоком 10 оче25 редного импульса, поступающего на тактовый вход триггера 3, сигнал обнупения на входе сброса указанного триггера отсутствует. Триггер 3 переходит в единичное состояние, снимая сигнал обнуления с триггера

1 и разрешая прохождение частоты генератора 4 на тактовый входы триггеров 1 и 2, По соответствующему фронту импульса генератора 4 триггер

1 переходит в единичное состояние, 35 снимает сигнал обнуления триггера 2 и подает логическую единицу на первый вход элемента 6. Совпадение двух

1 логических единиц на входах этого элемента обеспечивает уровень логического нуля íà его выходе и запрещает прохождение импульсов генератора 4 через элемент 7 на вход делителя 8.

Спустя период частоты генератора

4 триггер 2 переключается в единичное состояние. Логический нуль с его инверсного выхода; поступая на второй вход элемента б, обеспечивает по50 явление логической единицы на его выходе, что разрешает прохождение импульсов генератора 4 через элемент

7 на вход делителя 8, Таким образом, на входе делителя 8 пропущен один

55 период частоты генератора 4, что соответствует увеличению коэффициента деления делителя 8 на единицу.

Спустя некоторое время на вход сброса триггера 3 поступает сигнал

1320899

I„ = U 2п Р С

f значение log

2 — U 2 f C

55 обнуления, последовательно переводя все три триггера 1-3 в исходное (нулевое) состояние.

Для определенности считают, что переключение триггеров 1-3 и счетных триггеров 9.1,9.2...9.i 9.п делителя 8 происходит при изменении сигнала на их тактовых входах с логической единицы (высокий уровень) на логический нуль (низкий уровень). 10

В состав блока 10 входят счетные триггеры. Любое изменение их состояния, а значит и уровня сигнала на выходе блока 10 возможно только при перепаде сигнала на выходе делителя

8 с уровня логической единицы на уровень логического нуля. Но в цепочке из и последовательно соединенных триггеров 9.1, 9.2...9.i,...9.п делителя 8 изменение состояния последнего20 триггера на нулевое сопровождается таким же изменением состояния всех триггеров делителя 8.

Если снять сигнал обнуления триггера 3 с инверсного выхода счетного триггера 9.i делителя 8, то к момен-, ту прихода сигнала переключения на тактовый вход триггера 3 с выхода блока 10, сигнал обнуления будет отсутствовать. 30

Ступень делителя 8, с которой снимается сигнал обнуления триггера 3, определяется следующим образом.

Пусть частота импульсов генератора

4-f а частота на входе обнуления 35 триггера 1 — F емкость цепи тактовых входов триггеров 1 и 2 — С, а цепи обнуления триггера 3 - C Тогда среднее емкостное потребления на емкости С будет

I =U 2 ft

1з а с учетом работы данного устройства так как время включения элемента 5 составляет половину периода частоты

F, а максимальная (усредненная ) частота на выходе блока 1О составля. ет 2, где N — - количество разрядов м блока 10 при периоде повторения импульсов коррекции равном Т.

Таким образом, преимущество применения предлагаемого устройства определится из выражения

Проигрыш связан с дополнительным потреблением тока по цепи обнуления триггера 1 и имеет величину

Тогда суммарное преимущество можно определить из выражения

2м

Ь? = 2ТУ f С (1 — — )- F С

F Т

Оптимальное значение частоты F можно найти по экстремуму 6I в зависимости от F, оно будет

Номер i триггера делителя 8, с которого снимается сигнал обнуления триггера 3, определяется как целое

При частоте генератора

= .32768 Гц; М = 4-6, Т = 1 с и реальном соотношении С /С„ величина F обычно находится в пределах 2048512 Гц, à i = 4-6.

Формула изобретения

Делитель частоты с переменным коэффициентом деления, содержащий делитель частоты, состоящий из и последовательно соединенных счетных триггеров, выход которого соединен с выходной шиной и входом блока коррекции, кодовые входы которого соединены с

И-разрядной шиной коррекции, первый триггер, прямой выход которого соединен с первым входом первого элемента НЕ-И, второй триггер и генератор импульсов, отличающийся тем, что, с целью снижения потребляемой мощности, в него введены третий ка коррекции, вход сброса — с инверсным выходом i-ro счетного триггера делителя частоты, где

i.= Е log

Составитель А, Соколов

Редактор И. Касарда Техред В.Кадар Корректор А. Обручар

Заказ 2667/56

Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Гроизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 1320899 триггер, элемент И и второй элемент

HE-И, выход которого соединен с входом делителя частоты, первый вход— с выходом генератора импульсов и первым входом элемента И, второй вход— с выходом первого элемента HE-И, первый вход которого соединен с входом сброса второго триггера, второй, -- где f вход — с инверсным выходом второго триггера, тактовый вход которого со- fO т единен с тактовым входом первого триггера, и выходом элемента И, второй вход которого соединен с входом сброса первого триггера и прямым выходом третьего триггера, тактовый 15 вход которого соединен с выходом блочастота генератора импульсов, период коррекции; емкость цепи тактовых входов двух триггеров; емкость цепи обнуления одного триггера; количество разрядов блока коррекции.