Устройство для вычисления функций

 

Изобретение позволяет вычислять функции с плавающей запятой, используя вычисление вспомогательной функции с фиксированной запятой. Цель к изобретения - упрощение устройства - достигается за счет вычисления функции f (х) Х Ц(х) при этом q)(x) - вычисляется с фиксированной, f(x) - с плавающей запятой.Предложенное устройство содержит сдвиговый регистр 1, счетчик 2, элемент 3 неравнозначно сти, умножитель 4, блок 5 памяти, где хранится значение функций ((х) f(x) с фиксированной запятой, деЛ нормализатор 6, блок 7 формирования дополнительного кода.Данное устройство может быть исполнено в виде одной большой интегральной схемы и использовано в качестве функционального расширителя центрального процессора ЭВМ. 1 ил. i (Л 1 13

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 ав> 11ип (5Р 4 С 06 F / 544,/

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

Н ABTGPCHOMV СВИДЕ П=ПЬСЧ ВУ (21) 3864615/24-24 (22) 27.02.85 (46) 15.03.87 Бюл У 10 (71) Институт кибернетики им.В.М.Тлушкова (/2) А.Ф.Кургаев и А.В.Писарский (53) 681 ° 325 (088.8) (56) Авторское свидетельство СССР

У 355619, кл. G 06 F 7/38, 1970 °

Авторское свидетельство СССР

11 1145340, кл. G 06 F 7/544, 1983. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ (57) Изобретение позволяет вычислять функции с плавающей запятой, используя вычисление вспомогательной функции с фиксированной запятой. Цель изобретения — упрощение устройства— достигается за счет вычисления функции f(x)= х ср(х) при этом q(x) вычисляется с фиксированной, f(x) с плавающей запятой. Предложенное устройство содержит сдвиговый регистр

1, счетчик 2, элемент 3 неравнозначности, умножитель 4, блок 5 памяти, где хранится значение функций ц>(х)

f(х) с фиксированной запятой дех

1 нормализатор 6, блок 7 формирования дополнительного кода. Данное устройство может быть исполнено и виде одной большой интегральной схемы и использовано в качестве функционального расширителя центрального процессора

ЭВМ. 1 ил.

1297038

Изобретение относится к вычислительной технике и может быть использовано при построении функциональных расширителей электронных вычислительных машин различных классов и назна- 5 чения.

Целью изобретения является упрощение устройства.

Вычисление функции f(x) с плавающей запятой достигается использованием вычисления в функциональном блоке (в простейшем случае — выборки

f (x) из памяти) функции q> (x) х

f5 с последующим вычислением f(x)= x

Cg(x). При этом cp(x) вычисляется с фиксированной, à f(x) — с плавающей запятой. Использование этого преобразования для вычисления функции с плавающей запятойэффективно применяется для нечетных функций, т.е. представляемых сходящимся рядом Тейлора вида

f(x) х — a х + а х

25 Это справедливо, в частности, для функций s in (х), are tg (х) и др.

Для значений аргумента х, представленного в форме с плавающей запятой х = 2 m â диапазоне х E — Рх (2 " 7 /2), порядок аргумента р„= 1, Ы, при вычислении f, (х)

- sin(x) в функциональном блоке вычисsin(x) ляется f, = — — = с фиксированной х

2, запятой, так как Q (х) б (-, 1), а результат u (x)=x q(x) представля-ется с плавающей запятой. Аналогичным образом вычисляется f (x)=arctg(x)yp

-Рм «!

2 х б (2, 1), а также другие нечетные функции.

Таким образом, способ вычисления функций с плавающей запятой состоит .в том, что вычисляется вспомоf (х) гательная функция q(x) =- — — с фикх сированной запятой с последующим вычислением произведения f(õ)-=х (х).

Обычно же применяется прямое вычис- 5р ление f(x) с плавающей запятой выполнением многих операций с плавающей запятой.

На чертеже представлена блок-схема устройства для вычисления функций.

Устройство содержит сдвиговый регистр 1, счетчик 2, элемент 3 неравнозначности, умножитель 4, блок 5 памяти, денормализатор 6 и блок 7 формирования дополнительного кода. Входы

8 порядка аргумента подключены к информационнам входам счетчика 2, чьи выходы являются выходами 9 порядка результата, и к управляющим входам денормализатора 6. Входы 10 мантиссы аргумента соединены с информацион- . ными входами блока 7 формирования дополнительного кода и с входами первого сомножителя умножителя 4, а вход 11 знака мантиссы аргумента под— ключен к входу знака первого сомножителя умножителя 4 и к управляющему входу блока 7 формирования дополнительного кода. Выходы блока 7 формирования дополнительного кода соединены с информационными входами денормализатора 6, чьи выходы подключены к входам блока 5, выходы которого соединены с входами второго сомножителя умножителя 4. Выход знакового разряда умножителя 4 является выходом 12 знака мантиссы результата и вместе с выходом старшего разряда умножителя 4 подключен к входам элемента 3 неравнозначности. Информационные выходы умножителя 4 соединены с информационными входами сдвигового регистра 1, выходы которого являются выходами 13 мантиссы результата, а управляющий вход вместе с управляющим входом счетчика 2 подключен к выходу элемента 3 неравнозначности.

Устройство работает следующим образом. с

Мантисса а.„аргумента х с входов

10 поступает на информационные входы блока 7 формирования дополнительного кода, в котором под управлением знакового разряда мантиссы ш„ аргумента, поступающего с входа 11, определяется модуль мантиссы(предполагается, что

m „ с входов 10 поступает представленной в дополнительном коде). Модуль мантиссы /m„/ с выходов блока

7 поступает на информационные входы денормализатора 6, в котором под управлением порядка р аргумента х вык полняется денормализация модуля мантиссы ш„, т.е. аргумент х на выходе денормализатора 6 представляется в форме с фиксированной запятой, Это значение х с выхода денормализатора 6 поступает на входы блока 5, где вычисляется с фиксированной запятой значение функции q>(x)-=- ††. С выхоЙ (х) да блока 5 значение q (х) вместе со значением мантиссы ш„ поступает на

3 129703 входы умножителя 4, где вычисляется произведение q (x) m „, Так как

Cp(x) и m(x) не выходит за диапазон (0,5:1), то произведение q (х)

m„e (0,25; 1); элемент 5 определяет несовпадение старшего значащего и знакового разрядов произведения на выходах умножителя Ь и при передаче произведения в сдвиговый регистр 1 управляет его нормализацией (т.е. 1Р сдвигом на один разряд влево). Этот же сигнал несовпадения разрядов с выхода элемента 3 уменьшает содержимое счетчика 2. С выходов счетчика 2, сдвигового регистра 1 и знакового раз.!5 ряда умножителя 4 поступают порядок, мантисса и знак мантиссы соответственно на выходы 9,12 и 13 устройства, которое может быть выполнено на серийных микросхемах, а именно сдвиговый 20 регистр 1 (КЙ55ИР1), счетчик 2 (К155ИЕ7), элемент 3 неравнозначности (K155JIP1), умножитель 4 (КР1802ВР2), блок 5 памяти (К501РЕ1П или KP556PT4), денормализатор 6 (КР1802ВР1), блок 7 25 формирования дополнительного кода (К155ИЕ7).

Денормалиэатор 6 может быть реализован, например, на основе микросхем Am 25 S 10, отечественный аналог 3р

К531ИР21. При соответствующем соединении Am25S10 могут быть использованы для сдвига любого числа битов на любое число разрядов вправо или влево.

Расширение функциональных возможностей обеспечивается вычислением функции с плавающей запятой. Этот эффект достигается вычислением пройежуточноц функции с фиксированной 4р запятой с последующим выполнением умножения этой функции на мантиссу аргумента.

Важным достоинством предложенного устройства является также отсутствие блока управления — результат на выходах устройства. устанавливается спустя время, определяемое суммой задер.жек срабатывания узлов блока 7, де=

8 4 нормализатора 6, блока 5, умножителя 4, сдвигового регистра

Предлагаемое устройство может быть выполнено в виде одной большой интегральной схемы и использовано в качестве функционального расширителя ЭВМ различных классов.

Формула изобретения

Устройство для вычисления функций, содержащее счетчик, умножитель, блок памяти, сдвиговый регистр, элемент неравнозначности, информационный вход счетчика является входом порядка аргумента устройства, .о т л и ч а ющ е е с я тем, что, с целью упрощения устройства, оно содержит денормализатор, блок формирования дополнительного кода, вход мантиссы аргумента устройства соединен с инфор-. мационным входом блока формирования дополнительного кода и входом первого сомножителя умножителя, вход знака мантиссы аргумента устройства соединен со входом знака первого сомножителя умножителя и управляющим входом блока формирования дополнительного кода, выход которого соединен с информационным входом денормализато-, a ра, выход которого соединен с адресным входом блока памяти, выход которого-соединен с входом второго сомножителя умножителя, выход знакового разряда которого соединен с первым входом элемента неравнозначности и с выходом знака мантиссы функции устройства, выход старщего разряда умножителя соединен с вторым входом элемента неравноэначности, выход которого соединен с входом управления сдвигом сдвигового регистра, и вычитающим входом счетчика, выход умножителя соединен с информационным входом сдвигового регистра, выход которого является выходом мантиссы функции устройства, вход порядка аргумента устройства соединен с управляющим входом денормализатора, выход счетчика является выходом порядка функции устройства.

Составитель З.Шершнева

Редактор JI.Ïîâõàí Техред М.Коданич Корректор М.Демчик

Заказ 781/51 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4i5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4