Устройство для вычисления элементарных функций

 

Изобретение относится к области вычислительной техники и может быть использовано в специализированных ЭВМ для аппаратурной реализации функциональных зависимостей. Цель изобретения - повышение точности вычислений. Устройство содержит регистр аргумента , регистр поправок, умножитель, блок памяти значений приращения,блок памяти опорных значений функции,блок памяти значений поправок, арифметикологический блок, два регистра общего назначения, блок микропрограммного управления. Принцип работы устройства основан на вычислении элементарных функций под управлением микропрограммного блока в соответствии с алгоритмом вычисления этих функций за с счет использования блока памяти опорных значений функций и блок памяти значений поправок. 9 ил.

СО1ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН (19) (И) (51)4 С 06 Г 7 544

ГОСУДАРСТНЕННЬЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21} 3908513/24-24 (22) 06.06.85 (46) 23,03.87. Бюл. № 11 (7i} Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) В.Е. Золотовский, P.В. Коробков и.И.А. Ширванян (53) 681.325(088.8} (56) Авторское свидетельство СССР № 1061136, кл. G 06 Г 1/02, 1982.

Авторское свидетельство СССР

¹ 1072033, кл. G 06 F i/02, 1982.

Авторское свидетельство СССР . № 504195, кл. С 06 F 1/02, 1974. (54) УСТРОЙСТВО ДЛЯ ВЬИИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ (57) Изобретение относится к области вычислительной техники и может быть использовано в специализированных 3ВМ для аппаратурной реализации функциональных зависимостей. Цель изобретения — повынение:точности вычислений.

Устройство содержит регистр аргумента, регистр поправок, умножитель, блок памяти значений приращения, блок памяти опорных значений функции, блок памяти значений поправок, арифметикологический блок, два регистра общего назначения, блок микропрограммного управления. Принцип работы устройства основан на вычислении элементарных функций под управлением микропрограммного блока в соответствии с алгоритмом вычисления этих функций эа а

Ю счет использования блока памяти опорных значений функций и блок памяти значений поправок. 9 ил.

1 12987

Изобретение относится к области вычислительной техники и может быть использовано для аппаратурной реализации функциональных зависимостей в специализированных и универсальных быстродействующих цифровых вычислительных машинах.

Целью изобретения является повьппение точности вычислений.

На фиг, 1 приведена функциональ- 10 ная схема устройства; на фиг. 2-9 варианты реализации алгоритмов в бло— ке микропрограммного управления.

Устройство содержит (фиг. t) регистр 1 аргумента, регистр 2 поправок, умножитель 3, блок 4 памяти значений приращения, блок 5 памяти опорных значений функций, блок б памяти значений поправок, арифметика-логический блок 7, два регистра 8 общего >О назначения, блок 9 микропрограммного управления, вход 10 начального адреса., вход 11 занесения начального адреса, вход 12 синхронизации, первую э5 и вторую шины 13 и 14 данных (ШД1 и

ШД2) .

Устройство для вычисления элементарных функций работает под воздействием блока 9. Последовательность управляющих сигналов формируется в соответствии с алгоритмом вычисления злементарных функций. Например, функция 1х формируется по следующему алгоритму (фиг.2-5): (1)

-Б = -5. ° 4=., () -(— 4ах 1 4 х z 1 4 хз x, 2, 2 x, где - х, — значение функции -1х в опорной точке х,; 1/х — значение

40 функции — в опорной точке х

@ х

1 4ьх > †(†) — значение поправки; 4ьх

2 х приращение функции.

Сигнал, сформированный на выходе 45

1.1 блока 9, служит для записи аргумента в регистр 1. Сигналы с выхода

2.1 презназначены для записи в регистр 2 значения адреса блока б при

1 вычислении функций -Гх и — соответх венно. Появление сигналов на выходах

3.1 и 3.2 соответствует записи первого и второго сомножителей соответственно в приемные регистры умножителя

3. По сигналу 3.3 результат операции умножения поступает в первую шину данных. Сигнал 4.1 позволяет выдать на вторую шину данных значение прира40 2 щения, сформированного в блоке 4.

Сигналы 5.1 и 5.2 обеспечивает выдачу информации, считанной из блока 5, во вторую или в первую шины данных соответственно.. Формирование сигнала на выходе 6.1 разрешает выдачу информации из блока 6 в первую шину данных.

Сигналы, сформированные на выходах

7 ° 1 и 7.2 блока 9, предназначены для записи первого и второго операндов в первый и во второй приемные регистры блока 7 .соответственно. Комбинация потенциалов на выходах 7.3, 7.4, 7.5

\ определяет код операции, выполняемой в блоке 7. Например 7.3, 7.4, 7.5

0,1, 1 соответствует выполнению операции вычитания со сдвигом вправо

1 — — (В-А), где  — второй операнц, А— первый операнд.

По сигналам 7.6, 7.7 результат операции в блоке 7 поступает во вторую и в первую шины данных соответственно. Потенциал на выходе 8,1 служит для выбора регистра 8, а 8.4 обеспечивает запись информации в регистры 8. Сигналы 8.2, 8.3 предназна-. чены для чтения информации из регистров 8 в первую или во вторую шину данных соответственно.

Аргумент х по сигналу 1.1 записывается в регистр 1. Если аргумент х представить в следующем виде: х

= х(31), х(30), х(29),..., x(1),х(0), тогда величина хо имеет вид х = х(30), х(29),...,х(23), х(22).

Величина х, является адресом блока

5, где хранятся опорные значения

1 функций —, - х ; девять старших о разрядов аргумента х поступают с выхода регистра 1 на адресные входы блока 5.

Значение аргумента х поступает с выхода регистра 1 на вход блока 4, который формирует из аргумента х значение приращения 4 hx. Величину

4 х можно представить в следующем виде: 4 х =.- О. 0000000 ах(23), ах(22),..., и х(1), ь х(0), 0,0.

По сигналу 5.2 значение функции

1 — считанное из блока 5, поступает о через первую шину данных на первый вход умножителя 3, а по сигналу 4.1 значение 4 tax поступает с выхода блока 4 через вторую шину данных на

3 1298740 4 второй вход умножителя 3. По сигна- по подготовленному адресу в регистре лам 3,1 и 3.2 значения 1/х и 4 дх 2. Согласно алгоритму величины записываются в приемные регистры ум- 4 д, х . 1(4 д х) 1 (д х )

1 ножителя 3. По сигналу 3 ° 3 значение х, 2 х, 2 х

4дх хОдимО слОжить. Для этОГО устрОиствО произведения х

АЛУ 7 подготавливается к выполнению о 1! !!

3 через шину 13 поступает на вход операции Сложение с накоплением по регистра 2 и на вход регистра 8. Если 7..3, 7.4, 7.5 (1,1,0). ПосколькУ

4дх первое слагаемое складывается с сопроизведение представить в виде 10 держимым внутреннего регистра блока хО

7, то все его регистры предваритель— 00000000p (22), p(21),... Обну я, Д„

0 !

p(1) p(0) то по сигналу 2.1 s pe сЯ дополнительнаЯ команда ОбнУление гистр 2 запишется число регистров АЛУ" 7.3, 7.4, 7.5 (0,0,0), 15 которая выполняется перед "",с накопRG2: = — = p(22) p(21), .. p(15) лением". о которое служит адресом блока 6, где

1 4дхз хранятся значения поправок — .*() .,20

2 х, По сигналу 8.4 в регистр 8 с адресом, равным нулю (8. 1 = О), запишется эна4дх чение произведения . По сигналам о 25

8.2 и 8.3 из регистров с нулевым ад4дх ресом произведение поступает хо через шины 13 и 14 на первый и второй входы умножителя 3; по сигналам 3.1

4дх и 3.2 величина . записывается в о 4дх его регистры. Произведение ()

0 по сигналу 3.3 поступает на первый вход блока 7 через шину 13. Блок 7 35 подготовлен к выполнению операции — (В-A) сигналами 7.3, 7.4, 7.5 = О, 1, 1. По сигналу 7. 1 в первый приемный регистр блока 7, который соответству-40 ет операнду А, заносится число

4дх (), по сигналу 7.2 во второй прихО емный регистр, который соответствует операнду В, заносится ноль. Результат 15 ,операции на блоке 7 имеет вид

1 4дх — — () J и по сигналу 7.7 по2 х, ступает на вход регистра 8 по шине

13. В результате выполненных операций 50 в регистре 8 с адресом "ноль" хранит4дх ся значение а в регистре 8 с хо адресом 11единица" записано число

1 4дх 1 55 — — () . Значение поправки

2 х — () можно получить иэ блока 6

1 4дх

2 .х

По сигналу 6.1 значение поправки

3 — (2 х

) считанное иэ блоков поУ 1 о ступает на первый вход блока 7 по шине 13, а по сигналу 7.1 значение

1 4дх †() запишется в регистр блока 7.

2 х

На блоке 7 выполняется операция

1 4дх 1

О + () J, затем по сигналу. 8.2 хо информация, считанная из регистра 8 с адресом "единица" (8.1 = 1)

4дх 3 — †(— ), поступает через шину хо

13 на первьп вход блока 7 и по сигналу 7.1 записывается в регистр блока

7, при этом на блоке 7 выполняется

1 1 4дх 1 4дх операция (†(— ) — †(†) . Да(2 х, 2 х, лее по сигналу 8.2 производится счи4 дх тывание из регистра 8 с адресом х0

"ноль" (8, 1 = О). Результат операции на х блока 7

1(4дх ) 1(4дх ) 4дх

2 х„2 хо хо по сигналу 7.7 поступает на первый вход умножителя 3 по шине 13. Значение опорной величины функции 1х0, считанное из блока 5 по сигналу 5.1, поступает через шину 14 на второй вход умножителя 3. Сигналы 3.1 и 3.2 обеспечивают запись в регистры умножителя соответственно величин ALU1 и ах.. Результат операции умножения

-1х, ALU1 по сигналу 3.3 поступает на первый вход (блок ? подготовлен к выполнению операции "Сложение" 7.3, 7,4, 7,5 = 1, 0,0)Ä а величина-тх0 считывается из блока 5 и по сигналу

12987,1х = - х, + -1х ALU1

5,1 поступает на второй вход блока 7.

Результат операции умножения 4х, ALU1 и вели ина 1х по сигналам 7.1 и 7.2 о записываются в регистры блока 7. Согласно выражению (1) на АЛУ 7 выполня- 5 ется операция Суммирование". В результате имеем следующее:,Величина,Гх по 7.7 через ШД1 поступает на вход регистра 8, а по сигналу 8.4 - х запишется в регистр 8 с адресом 8.1 = О.

Время работы (t ) блочного процес- 15

Р сора при вычислении функции -Гх по приведенной микропрограмме можно записать в следующем виде: — 38С,, 20

Рч где 7, — длительность одного такта.

Интервал изменения аргумента х лежит в пределах 0,25 х с 1. Точ— х2 ность вычисления функции 4х равна 2 причем аргумент может бытЬ представлен как в фиксированном, так и в плавающем формате, при этом порядок числа должен быть четным числом. Например, если х представить в виде х=х 2, 0

Р где х — мантисса р — порядок, значенне Гх = х 2 = 2 ч чх

Устройство для вычисления элементарньтх функций обладает широкими функциональными возможностями. Оно поэ35 воляет вычислять элементарные фунции:

1 — sin х, cos х, arcsin х и другие, Х алгоритмы вычисления которых можно реализовать на приведенной структуре. 40

Например, алгоритм вычисления функции ifx имеет вид (см. фиг. 6-9) 1 (1 2 14 х, 4 х — =8 — — — -2() х

О

X о

+ — (2 — — ) (1 4йх з1 х

Время работы блочного процессора при вычислении функции 1/х = 64С, .

Диапазон изменения аргумента 0,25 х (1. Точность вычисления функции i/õ

-32 равна 2 . Операцию деления можно выполнять через функцию 1/х.

Ф o p м у л а и з о б р е т е н и я

Устройство для вычисления элементарных функций, содержащее регистр аргумента, регистр поправок, блок

40 6 памяти опорных значений функции, блок памяти значений поправок, умножитепь и арифметико-логический блок, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычислений, в него введены блок памяти значений приращения, два регистра общего назначения и блок микропрограммного управления, информационный вход регистра аргумента подключен через первую шину данных к входу аргумента устройства, выход умножителя подключен через первую шину данных к информационному входу регистра поправок, к входу первого операнда арифметикологического блока и к информационйому входу первого регистра общего назначения и к входу регистра аргумента, выход которого подключен к адресному входу блока памяти значений приращения, а выход старших разрядов регист1 ра аргумента подключен к адресному входу блока опорных значений функции, выход регистра поправок подключен к адресному входу блока памяти поправок, выход которого через первую шину данных подключен ко входу первого операнда арифметико-логического блока, выход блока памяти значений приращения подключен через вторую шину данных к входу второго сомножителя умножителя, выход первого регистра общего назначения подключен через первую шину данных к входу первого сомножителя умножителя, выход блока памяти опорных значений функции подключен через вторую шину данных к входу второго операнда арифметикологического блока и к входу первого сомножителя умножителя, выход второго регистра общего назначения через вторую шину данных подключен к входу первого операнда арифметико-логического блока и к входу второго сомножителя умножителя, выход арифметикологического блока подключен через вторую шину данных к информационному входу второго регистра общего назначения, к входу второго сомножителя умножителя и к входу первого операнда арифметико-логического блока, вход записи регистра аргумента, вход записи регистра поправок, входы разрешения выдачи данных блока памяти значений приращения и блока памяти значений поправок, входы разрешения выдачи в первую и во вторую шины данных блока опорных значений функции, входы

7 1298740 8 разрешения записи первого и второго вого и второго регистров общего насомножителей и выдачи результата ум- значения подключены к соответствуюножителя, входы разрешения записи щим выходам блока микропрограммного первого и второго операндов, разре- управления, входы начального, адреса, шения выдачи в первую и вторую шины 5 занесения начального адреса и синданных и кода операции арифметико- хронизации которого . являются логического устройства, входы разре- одноименными входами устроистшения записи и разрешения выдачи пер- ва °

Ии кроарог рамма ъ л /7;+tli, („" (" ") + (4>i)iJ

1298740

„06нуение RG АЛУ) 1298740

1298740!

298740

1298740

Составитель А. Ушаков

Редактор Н. Егорова Техред М.Ходанич Корректор С. Иекмар

Заказ 890/51 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Óæãoðîä, ул. Проектная, 4