Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано в ЭВМ и системах с микропрограммным управлением. Цель изобретения - расширение области применения за счет анализа логических условий, поступающих по второму входу логических условий устройства. Микропрограммное устройство управления содержит блок 1 памяти, регистры адреса 2, микроопераций 3, кода операций 4 и буферный 5, коммутатор 6 адреса, триггер 7 пуска, генератор 8 тактовых импульсов, два мультиплексора 9 и 10 логических условий, первый 1 1 и второй 12 элементы И. 2 ил. (Л f7

СО)ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) (И) (Ю 4 С 06 F 9/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ ) TL.

Ы)1Ь (21) 4043828/24-24 (22) 26.03.86 (46) 07.07.87. Бюл. В 25 (72) В.С.Харченко, Г.Н.Тимонькин, С.Н.Ткаченко и P.È.Ìîãóòèí (53) 681.3(088.8) (56) Авторское свидетельство СССР

1007106, xzr. G 06 F 9/22, 1981.

Авторское свидетельство СССР

)) 1140121, кл. С 06 F 9/22, 1983. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57) Иэобретение относится к вычислительной технике и автоматике и может быть использовано в ЭВМ и системах с микропрограммным управлением. Цель изобретения — расширение области применения эа счет анализа логических условий, поступающих по второму входу логических условий устройства.

Микропрограммное устройство управления содержит блок 1 памяти, регистры адреса 2, микроопераций 3, кода операций 4 и буферный 5, коммутатор 6 адреса, триггер 7 пуска, генератор 8 тактовых импульсов, два мультиплексора 9 и 10 логических условий, первый 1! и второй 12 элементы И. 2 ил.

1322282 2

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением.

Цель изобретения — расширение области применения за счет анализа логических условий, поступающих по второму входу логических условий устройства.

На фиг.l приведена функциональная схема устройства; на фиг.2 — блоксхема алгоритма работы устройства.

Устройство содержит блок памяти микропрограмм, содержащий поле 1, микроопераций, поле 1 кода логических условий, поле 1 модифицируемого разряда адреса, поле 1 немодифицируемых разрядов адреса, регистр 2 адреса, регистр 3 микроопераций с выходами конца команды 3, и конца работы

3 и выходом 3> микроопераций, регистр 4 кода команды с выходами поля адреса 4, и поля адреса перехода, поля признака перехода и поля кода логических условий 4, буферный регистр 5 с выходами поля 5, адреса перехода, поля 5 признака перехода и поля 5 кода логических условий, коммутатор 6 адреса, триггер 7 пуска, генератор 8 тактовых импульсов с первым 8, и вторым 8z выходами, первый

9 и второй 10 мультиплексоры, элемент

И 11, элемент И 12, выход 13 мультиплексора 9, вход 14 пуска устройства, вход 15 кода команды, первый вход 16 логических условий, второй вход 17 логических условий.

Микропрограммное устройство управления работает следующим образом.

В исходном состоянии все элементы памяти устройства находятся в нулевом состоянии за исключением разряда регистра 3 микроопераций, соответствующего выходу 3, конца команды регистра (цепи установки исходного состояния устройства условно не показаны).

По сигналу "Пуск" с входа 14 устройства триггер 7 пуска устанавливается в единичное состояние и включает генератор 8 тактовых импульсов.

По заднему фронту первого импульса» с выхода 8, генератора 8, прошедшего через открытый элемент И 12, в регистр 4 запишется информация. Код операции с его выхода 4, поступит через коммутатор 6 адреса на вход ре5

l0

f5 го

55 гистра 2 адреса, а альтернативный адрес ветвления, метка ветвления и код логических условий программы поступят на вход буферного регистра 5.

Второй импульс с выхода 8 генераЯ тора 3 подтвердит исходное состояние регистра 3 микроопераций. По заднему фронту следующего тактового импульса с выхода 8< генератора 8 код операции с выхода 4, регистра 4 запишется в регистр 2 адреса, альтернативный адрес ветвления, метка и код логических условий с выхода 4, регистра 4 запишутся в буферный регистр 5, а в регистр 4 запишутся очередной код операции, альтернативный адрес ветвления, метка ветвления и код логических условий программы.

Начальный адрес (код операции) с выхода регистра 2 поступит на вход блока 1 памяти и на его выходах появится первая микрокоманда. По заднему фронту тактового импульса с выхода

8 генератора 8 операционная часть микрокоманды с выхода 1, блока 1 памяти запишется в регистр 3 микроопераций и на его выходе 3, конца команды пропадает единичный сигнал, который запретит прохождение тактовых импульсов через элемент И 12.

На вход регистра 2 адреса коммутатором 6 будет скоммутирован текущий адрес очередной микрокоманды, поступающий на его первый информационный вход (немодифицируемые разряды адреса с выхода 1 блока 1 памяти, а модифиц.;руемый разряд с выхода мультиплексора 9 логических условий). С выхода регистра 2 адрес очередной микрокоманды поступит на вход блока

1 памяти и т.д. В дальнейшем устройство работает аналогично.

При записи в регистр 3 операционной части последней микрокоманды микропрограммы на его выходе 3 конца команды появится единичный сигнал.

Устройство закончило выполнение операции. Если после ее выполнения в программе нет ветвления (условного перехода), на что указывает нулевое значение метки, хранящейся в буферном регистре 5, коммутатор 6 коммутирует на вход регистра 2 адреса очередной код операции, записанный в регистре 4. Элемент И 12 открыт.

По следующему импульсу с выхода

8< генератора 8 в регистр 2 считыва- ется код операции с выхода 4, регист3 132228 ра г<, а в регистр 5 — остальная информация. После записи операционной части первой микрокоманды этой микропрограммы в регистр 3 на его выходе

3< конца команды появляется нулевой сигнал. Палее устройство работает аналогично первому случаю.

Если после окончания операции (микропрограммы) в программе необходимо выполнить условный переход, то 10 в этом случае значение сигнала метки равно единице. Так как значение сигнала на выходе 3, конца команды регистра 3 единичное, он разрешает работу мультиплексора 10 и на его выхо- !5 де появится проверяемое логическое условие программы, в зависимости от значения которого коммутатор 6 будет передавать на вход регистра 2 адреса или адрес (текущий), записанный в по- 20 ле адреса последней микрокоманды микропрограммы, или альтернативный адрес ветвления программы с выхода поля 5, буферного регистра 5.

По заднему фронту импульса с выхо- 25 да 8, генератора 8 скоммутированный на вход регистра 2 адреса запишется в него и далее цикл работы устройства повторится. Таким образом, осуществляется условный переход (ветвле- 30 ние) в программе на микропрограммном уровне.

При записи операционной части последней микрокоманды последней микропрограммы ня выходе 3 конца работы регистра 3 появится единичный сигнал, который выключит триггер 7 пуска, нулевой сигнал с выхода которого поступает на вход генератора 8 и формирование тактовых импульсов прекращает- 40 ся. Работа устройства заканчивается.

Ф о р м у л а и з о б р е т е н и я

Микропрограм шое устройство управ- 45 ления, содержащее блок памяти микропрограмм, регистр адреса, регистр микрооиераций, коммутатор адреса, триггер пуска, генератор тактовых импульсов, первый мультиплексор логи- 50 ческих условий, причем вход пуска устройства соединен с входом установки в "1" триггера пуска, выход которого соединен с входом пуска генератора тактовых импульсов, выход ком- 55 мутатора адреса соединен с информационным входом регистра адреса, вьгход которого соединен с адресным входом

2 4 блока памяти микроир грим<, вых< и поля микрооиеряций когорог< соединен с информационным входом регистра микроопераций, выход которого соединен с выходом микрооперяций устройства, выход поля модифицируемого разряда адреса блока памяти микропрограмм соединен с первым информяии <иным входом первого мультиплексора логических условий, выход поля кодл логических условий блока памяти микропрограмм соединен с управляющим входом мультиплексора логических условий, первый вход логических условий устройства соединен с вторым информационным входом первого мультиплексора логических условий, вьгход которого и выход поля немодифицируе:гьгх разрядов адреса блока памяти микропрограмм соединены с первым информационным входом коммутатора адреса, выход признака конца работы регггстря микрооперяций соедииеи с входом установки в 0 триггера пуска, первый и второй выходы генератора тактовых импульсов соединены с входами синхронизации соответственно регистра адреса и регистра микрооперяций, о т л и ч а ю щ е е с я тем, что, с целг.ю расширения области примеиеггия за счет анализа логических услс вий, поступающих по второму входу логических условий устройства, устройство содержит регистр кода команды, буферный регистр, второй мультиплексор логических условий, первый и второй элементы И, причем вход кода кс— манды устройства соединен с информационным входом регистра кода команды, выход поля адреса которого соединен с вторым информапионггым входом коммутатора адреса, выход поля адреса перехода, поля признака переходя и поля кода логических условий регистра кода команды соединены с информационным входом буферного регистра, выход поля адреса перехода которого соединен с третьим информационнь<м входом коммутатора адреса, выход поля кода логических условий буферного регист-. ра и второй вход логических условий устройства соединены соответственно с первым управляющим и информационным входами второго мультиплексора логических условий, выход признака конца команды регистра микрооперяций соединен с первым входом перг<.го эг емента И, с первым входом второго элеЯЯ- конец коканды (Оыкод 25 ЯСЭ), fP- конец рабоаи (быкод 2д ЯСЗ), H- etnura (иоле f.2 Яое/, 4f -дначение ловическоео цслодио

Р иросратк (дыод Нйю Ю!, 4щ /Ид/ -код следоющеео адреса, рорнироеный на дыкоАи ь и tJ.

Фие. 2

Составитель А.Михайлов

Техред Л. Олийнык Корректор Л.Патай

Редактор П.Гереши

Тирах 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2865/45

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 132 мента И и с вторым управляющим входом второго мультиплексора логических условий, первый выход генератора тактовых импульсов соединен с вторым входом второго элемента И, выход которого соединен с входом синхронизации регистра кода команды и с входом синхронизации буферного регистра, выход поля признака перехода буферного регистра соединен с вторым входом первого элемента И, выход которого соединен с первым управляющим входом коммутатора адреса, выход второго

2282 6 мультиплексора логических условий соединен с вторым управляющим входом коммутатора адреса, выход признака конца команды регистра микроопераций

5 соединен с третьим управляющим входом коммутатора адреса, выход поля признака перехода буферного регистра соединен с четвертым и пятым управляющими входами коммутатора адреса, fp выход второго мультиплексора логических условий соединен с шестым управляющим входом коммутатора адреса.