Нерекурсивный цифровой фильтр

 

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах Т управления и измерения для построения устройств цифровой фильтрации. Целью изобретения является уменьшение задержки между соответственными входными и выходными отсчетами фильтруемого сигнала. Нерекурсивный цифровой фильтр содержит первый и второй регистры 1, 7, умножитель 2, запоминающее устройство 3, коммутатор 5, сдвигающий регистр 6, сумматор 4 и блок 8 управления. Цикл работы устройства состоит из п тактов. В каждом такте выполняются одно умножение и одно сложение. Значение выходной переменной вычисляется в конце первого такта. 2 ил. / со to ю кэ D 5 / /ч7Г

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„. Я(,1 „„1322421 ц 4 Н 03 Н 17/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3644860/24-24 (22) 12.08.83 (46) 07.07.87. Бюл. Р 25 (71) Институт кибернетики им. В.М.Глушкова (72) В.П.Боюн и А.В.Матвиенко (53) 681.32 (088.8) (56) Авторское свидетельство СССР

У 6 12246, кл. G 06 С 15/353, 1978 °

Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов.—

М.; Мир, 1978, с.598, фиг. 9.2. (54) НЕРЕКУРСИВНЫЙ ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления и измерения для построения устройств цифровой фильтрации.

Целью изобретения является уменьшение задержки между соответственными входными и выходными отсчетами фильтруемого сигнала. Нерекурсивный цифровой фильтр содержит первый и второй регистры 1, 7, умножитель 2, запоминающее устройство 3, коммутатор 5, сдвигающий регистр 6, сумматор 4 и блок 8 управления. Цикл работы устройства состоит из и тактов. В каждом такте выполняются одно умножение и одно сложение. Значение выходной переменной вычисляется в конце первого такта. 2 ил.

1322421

Изобретение относится к цифровой обработке сигналов и может быть использовано для фильтрации электрических сигналов в связи, системах авторегулирования, измерительных приборах.

Цель изобретения — уменьшение задержки между соответственными входными и выходными отсчетами фильтруемого сигнала.

1О

На фиг. 1 и 2 представлены функциональные схемы нерекурсивного цифрового фильтра и его блока управления соответственно.

Нерекурсивный цифровой фильтр содержит первый регистр 1, умножитель

2, запоминающее устрсйство 3, сумма— тор 4, коммутатор 5, "äâèãàþùèé регистр 6 иэ M разрядных ячеек:,,второй регистр 7, блок 8 управления с тремя входами, вход 9 и выход 10.

Блок 8 управления содержит регистр 11, элемент ИЛИ 12, счетчик 13, дешифратор 14, D-триггер 15, элементы

И 16 и 17, входы и выходы.

Устройство работает следующим образом, 1

Предварительно в запоминающее устройство 3 заносятся константы

30 ао, а,, ..., а,и фильтра соответст— венно по адресам N-1, M-2,..., 1,0.

При этом в рабочем режиме устройство работает в соответствии с уравнением нерекурсивного фильтра М-"

35 у„=, а,.х„;, =o где х, у„ — коды чисел текущих отсчетов входного и выходного сигналов устройства соотзетственно; а. — константы фильтра;

М вЂ” порядок фильтра.

На второй вход блока 8 управления подается число N-1, равное уменьшенному на единицу порядку фильтра, Затем на первый вход блока. управления подается сигнал "Логическая 1", соот-ветствующий режиму начальной установ- 0 ки„ При этом в регистр 11 записывается число M-1, элемент ИЛИ 12 переводит счетчик 13 в режим параллельного занесения информации и по очередному такцовому сигналу с третьего входа блока управления в него заносится число M-1 с выхода регистра 11. DTpurrep 15 устанавливается в единицу, а с первого и четвертого выходов блока управления выдаются единичнь:з сигналы, В первом такте (т.е. после первого тактового импульса) тактовых интервалов, формируемых тактовыми имггульсами, которые подают на третий вход блока управления, сигнал начальной установки с первого входа блока управления снимают,, переводя этим устройство в рабочий режим. При этом элемент ИЛИ 12 переводит счетчик 13 в режим счета, а на шестом выходе блока управления через элемент И 17 выдается управляющий сигнал. Дешифратор 14 осуществляет анализ содержимого счетчика 13 и выдает единичный сигнал, когда в счетчике появится нуль. Поэтому в первом такте Dтриггер 15 устанавливается в состояние "0 тактовым сигналом, действующим по третьему входу блока управления. В следующих M- 1 тактах рабочего цикла содержимое счетчика уменьшается от M-1 до нуля. Одновременно на пятый выход блока управления поступают тактовые импульсы. В последнем N-м такте рабочего цикла, когда содержимое счетчика 13 равно нулю, дешифратор 14 вырабатывает управляющий сигнал и через элемент ИЛИ 12 переводит счетчик 13 в режим параллельного занесения информации. При этом число N-1 с выхода регистра 11 заносится в счетчик 13 очередным тактовым импульсом, Одновременно триггер 15 устанавливается в единичное состояние, на первый выход блока управления выдается управляющий сигнал, а на третьем выходе блока управления устанавливается сигнал, равныи единице. Далее рабочий цикл повторяется в рабочем режиме (т.е. на пер-вом входе блока 8 управления действует сигнал "Логический 0", соответствующий рабочему режиму).

По управляющим сигналам с блока 8 управления в режиме начальной установки цифровой код текущего отсчета входного сигнала .записывается в регистр 1, происходит сброс сдвигающега регистра 6 в нуль, и устройство, как уже указано ранее, переводится в рабочий режим снятием сигнала начальной установки с первого входа блока 8 управления. В первом такте рабочего ци ла число из регистра 1 умножается в умножителе 2 на константу 4, фильтра, суммируется с выходным числом сдвигающего регистра 6 и записывается в регистр 7. Далее осу1 322421

Составитель А, Баранов

Редактор Н.Лазаренко Техред И.Попович Корректор И.Муска

Заказ 2875/52 Тираж 901 Подпис ное

BHHHHH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/5

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул.11роектная,4 ществляется M-1 сдвигов по кольцу содержимого сдвигающего регистра 6 через сумматор 4 и первый вход коммутатора 5. Синхронно со сдвигами на второй вход умножителя 2 подают константы а,, а, ..., а „ „ иэ запоминающего устройства 3. На выходе умножителя 2 формируются произведения числа из регистра 1 на константы фильтра.. Полученные произведения сум-10 мируют с соответствующими числами с выхода сдвигающего регистра 6 и заносятся в него с выхода сумматора 4 через коммутатор 5. В последнем М-м такте рабочего цикла в сдвигающий регистр 6 по второму входу коммутатора 5 записывается произведение а„, х„, а в регистр 1 осуществляется запись нового значения текущего отсчета входного сигнала. Далее ра- 20 бочий цикл устройства повторяется.

Формула изобретения

Нерекурсивный цифровой фильтр, содержащий первый регистр, вход которого является входом устройства, сдвигающий регистр из M N-разрядных ячеек, умножитель, второй вход которого соединен с выходом запоминающего устройства, а выход через сумматор и второй регистр соединен с выходом устройства, коммутатор, выход которого соединен с входом сдвигающего регистра иэ M N-разрядных ячеек и блок управления, о т л и ч а ю— шийся тем, что, с целью уменьшения задержки между соответственными входными и выходными отсчетами фильтруемого сигнала, выход первого регистра соединен с первым входом умножителя, выход сдвигающего регистра из M N-разрядных ячеек соединен с вторым входом сумматора, выход которого соединен с первым входом коммутатора, второй вход которого соединен с выходом умножителя, первый, второй и третий входы блока управления соединены соответственно с входами начальной установки, установки порядка M нерекурсивного цифрового фильтра и тактовых импульсов, выходы блока управления с первого по шестой соответственно соединены с входом разрешения записи первого регистра, адресным входом запоминающего устройства, входом управления коммутатора, входами установки на нуль и разрешения записи сдвигающего регистра иэ

М N-разрядных ячеек и входом разрешения записи второго регистра.