Вычислительное устройство

 

Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительных машинах для выполнения операции х/(х+у). Цель изобретения - уменьшение погрешности вычисления . Суть изобретения заключается в том, что величины, пропорциональные х и у, формируются с помощью элементов И 2, 5, общего генератора 1 импульсов, триггера 4, фильтра 7 и двух управляемых делителей частоты 3, 6. Благодаря этому достигается абсолютная эквивалентность напряжений в каналах и их строгая линейная зависимость от X и у при любых пределах изменения х н у. 2 ил. I S 8д/Х о; ее N5 СЛ

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 G 06 F 7 6

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЙ,"„"„„

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 4061245/24-24 (22) 28.04.86 (46) 23.07.87. Бюл. № 27 (72) В. В. Блатов (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 615477, кл. G 06 F 7/60, 1977.

Авторское свидетельство СССР № 1262528, кл. G 06 G 7/12,,01 04 85. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в

ÄÄSUÄÄ 1325474 А i аналого-цифровых вычислительных машинах для выполнения операции х/(х+ у). Цель изобретения — уменьшение погрешности вычисления. Суть изобретения заключается в том, что величины, пропорциональные х и у, формируются с помощью элементов И 2, 5, общего генератора 1 импульсов, триггера 4, фильтра 7 и двух управляемых делителей частоты 3, 6. Благодаря этому достигается абсолютная эквивалентность напряжений в каналах и их строгая линейная зависимость от х и у при любых пределах изменения х и у. 2 ил.

1325474 х

11вых= Vp — у х+ у

Формула изобретения фиг.Я

Составитель H. Маркелова

Редактор В. Петраш Техред И. Верес Корректор И. Муска

Заказ 3110/44 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, % — 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительных машинах для выполнения операции х/(х+у).

Цель изобретения — уменьшение погрешности вычисления.

На фиг. 1 представлена функциональная схема вычислительного устройства; на фиг. 2 — временные диаграммы сигналов

Вычислительное устройство содержит генератор I импульсов, элемент И 2 и первый управляемый делитель 3 частоты (УДЧ), триггер 4, дополнительный элемент И 5, второй УДЧ 6, фильтр 7 нижних частот, вход первого операнда у и вход второго операнда х. Период следования импульсов генератора I должен быть значительно меньше длительности самого короткого импульса на выходе триггера 4.

На фиг. 2 приведены следующие сигналы: а — на выходе генератора 1 импульсов; б и г — соответственно на прямом и ин версном выходах триггера 4; в и d — соответственно на выходах элементов 2 и 5.

Устройство работает следующим образом.

Импульсы с выхода генератора 1 поступают одновременно на элементы 2 и 5, на вторые входы которых подается противофазное напряжение с выходов триггера 4. Поэтому импульсы генетатора 1 поступают либо на вход УДЧ 6, либо на вход УДЧ 3. Коэффициент деления УДЧ задается сигналами х и у на их информационных входах. После прохождения х импульсов на вход УДЧ 6 триггер 4 устанавливается в нулевое состояние и переключает сигналы генератора

1 на вход УДЧ 3. Через у импульсов выходной сигнал УДЧ 3 опрокидывает триггер 4 и процесс повторяется. В результате длительность импульса на выходе триггера 4 равна kx, а длительность паузы ky.

Фильтр 7 нижних частот выделяет среднее значение выходного сигнала. В резуль5 тате на выходе устройства формируется напряжение где Vp — амплитуда выходных импульсов триггера 4.

Вычислительное устройство, содержащее генератор импульсов, элемент И и фильтр нижних частот, выход которого является выходом устройства, а выход генератора импульсов соединен с первым входом элемента И, отличающееся тем, что, с целью уменьшения погрешности вычисления, в устройство

20 введены два управляемь|х делителя частоты, триггер и дополнительный элемент И, первый вход которого соединен с выходом генератора импульсов, выход элемента И соединен со счетным входом первого управляемого делителя частоты, информационный вход которого соединен с входом первого операнда устройства, вход второго операнда которого соединен с информационным входом второго управляемого делителя частоты, счетный вход которого соединен с выхо3ц дом дополнительного элемента И, второй вход которого соединен с входом фильтра нижних частот и прямым выходом триггера, инверсный выход которого соединен с вторым входом элемента И, выходы первого и второго управляемых делителей частоты

35 соединены с S- и Р-входами триггера соответственно.