Устройство для преобразования формата данных в доменной памяти

 

СОН33 СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3852833/24-24 (22) 04.02.85 (46) 30.07.87. Бюл. № 28 (71) Институт электронных управляющих машин (72) С.М,Захарян, B.Å.Красовский, С.О.Кузнецов, Д.И.Леонтьев, В.К.Раев и A.Е.Шотов (53) 681.327.66 (088.8) (56) Патент США ¹ 4139866, кл. G 11 С 19/08, опублик. 1979.

Патент США - 4225941, кл. С 11 С 19/08, опублик. 1980. (54) (57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ФОРМАТА ДАННЫХ В ДОМЕННОЙ ПАМЯТИ, содержащее блок памяти с произвольной выборкой информации, счетчики, счетный вход первого из которых является первым входом синхронизации устройства, а выходы соединены с соответствующими входами блока памяти с произвольной выборкой информации, элемент НЕ, вход которого соединен с первым выходом второго счетчика, элементы И, первый вход первого из которых соединен с выходом элемента

НЕ, второй вход является вторым входом синхронизации устройства, а выход соединен с вторым входом второго счетчика и первым входом второго элемента И, регистр записи, первый вход которого соединен с выходом третьего элемента И, второй — с выходом первого элемента И, а выходы являются

„,80ш 1327183 (дц 4 G 11 С 11/14 выходами первой группы устройства, регистр чтения, входы которого являются входами данных первой группы устройства, буферный регистр, входы первой группы которого являются вхо- . дами данных второй группы устройства, входы второй группы соединены соответственно с выходом второго элемента И, выходом четвертого элемента И и шиной запроса передачи данных, а выходы являются выходами второй группы устройства, причем последний выход соединен с первым входом третье" го элемента И, вход третьего счетчика соединен с выходом второго элемента И, первый и второй входы четвертого элемента И являются управляющими входами устройства, триггер, первый вход которого соединен с выходом третьего счетчика, второй вход соединен с вторым входом четвертого элемента И, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит мультиплексор, входы первой группы которого подключены к соответствующим выходам регистра чтения, входы второй группы— к соответствующим выходам блока па-» мяти с произвольной выборкой инфор-, мации, входы третьей группы — к соответствующим выходам второго счетчика, первый выход пбдключен к третьему входу буферного регистра, а второй выход — к второму входу второго элемента И.

1

Изобретение относится к вычислительной технике и может быть использовано при построении запоминаюп,их устройств на цилиндрических магнитных доменах (ЦЩ).

Целью изобретения является упрощение устройства для преобразования формата данных в доменной памяти.

На чертеже изображена блок-схема предлагаемого .устройства.

Устройство используется для группы блоков 1 памяти на ЦМД (с последовательно-параллельной организацией), первые входы которых соединены с шиной 2 чтения-записи„ а вторые входы — с первой шиной 3 синхронизации.

Устройство для преобразования формата данных в доменной памяти содержит блок 4 памяти с произвольной выборкой информации для хранения карты дефектных регистров, первь1й счетчик 5, счетный вход которого является первым входом синхронизации устройства и соединен с первой шиной 3 синхронизации, а выходы соединены с соответствующими адресными входами блока 4 памяти с произвольной выборкой информации, второй счетчик 6„. вход установки нуля которого соединен с первой шиной 3 синхронизации, элемент НЕ 7, вход которого соединен с первым выходом счетчика 6, элемент

И 8, первый вход которого соединен с выходом элемента ИЕ 7, второй вхоц является вторым входом синхронизации устройства и соединен с второй шиной

9 синхронизации, а выход соединен с вторым входом счетчика 6, регистр

10 чтения, входы которого являются входами данных первой группы устройства и соединены с выходами данных соответствующих блоков 1 памяти на

ЦМД, мультиплексор 11, входы первой группы которого подключены к соответствующим выходам регистра 10 чтения, входы второй группы — к соответствующим выходам блока 4 памяти с произвольной выборкой информации, а входы третьей группы — к соответствующим выходам счетчика 6, вторсй элемент И 12, первый вход которого соединен с выходом элемента И 8, а. второй вход — с вторым выходом мультиплексора 11 и третьего элемента И 13, регистр 14 записи, первый вход которого соединен с выходом элемента И

327183 2

Г-;

13, второй вход — с выходом элемен- та И 8, а .выходы являются выходами первой группы устройства и соединены с соответствующими входами данных блоков 1 памяти на Ц1Щ, буферный регистр 15, входы первой группы которого являются входами данных второй группы устройства и соединены с шинами 16 ввода данных, входы второй группы соецинены с выходами элемента

И 12, первым выходом мультиплексора

11, выходом элемента И 17 и шиной 18 запроса передачи данных, а выходы являются выходами второй группы устройства и соединены с соответствующими шинами 19 вывода данных, прйчем последний выход соединен с первым входом элемента И 13, третий счетчик

20, счетный вход которого соединен с выходом элемента И 12, а выход— с входом установки единицы триггера

21, шина 22 подтверждения передачи, соединенная с входом установки нуля триггера 21 и вторым входом элемента

И 17, первый вход которого соединен с шиной 2 чтейия-записи, причем первый и второй входы элемента .И 17 являются управляющими входами устройства.

Устройство работает следующим образом.

Б режиме записи — чтения происходит включение поля управления в И блоках 1 памяти ЦМД, частота которого f задается синхросигналами по шине 3 синхронизации. Б режиме записи (высокий уровень сигнала по шине 2) по сигналу высокого уровня на шине

22 подтверждения передачй на выходе логического элемента И 17 вырабатывается сигнал приема данных, по которому данные от контроллера по шине

16 ввоца данных поступают в буферный регистр 15. Каждый период управляющего поля на счетчик 5 по ширине 3 синхронизации поступает синхроимпульс, задающий очередной адрес блока

4 памяти с произвольной выборкой, хранящего карту дефектных регистров (дефектный регистр — состояние "0", бездефектный — состояние "1"). Информация с выходов блока 4 памяти с произвольной выборкой поступает на входы первой .группы мультиплексора 11, который осуществляет параллельно-последовательное преобразование кода.

Управление муль-..иплексором 11 осуществляет счетчик 6 по модулю М.

3 13271

Каждый период управляющего поля после поступления M синхроимпульсов частоты Mf по второй ширине 9 синхронизации через элемент И 8 на счетный

5 вход счетчика 6 сигнал переноса единичного уровня поступает ыа элемент

И 8 и запрещает дальнейшее поступ- . ление этих синхроимпульсов на счет— чик 6, синхроимпульсом по первой .шине 3 синхронизации счетчик 6 сбрасывается в нуль.

Подача синхроимпульсов Mf на синхровход N-разрядного буферного регистра 15 происходит через элемент И

12 только при единичном уровне сигнала на первом выходе мультиплексора

11, т.е. в том случае, если очередной регистр блока 1 памяти на ЦМД бездефектный. В результате информация из N-разрядного буферного регистра 15 через элемент И 13 переписывается в М-разрядный регистр 14 записи.

Если очередной регистр дефектный, 2r, синхроимпульс Мй.не поступает на Иразрядный буферный регистр 15, но поступает на M-разрядный регистр 14 записи. В результате в M-разрядный регистр 14 записи записывается "0", что соответствует пропуску дефектноного регистра блока 1 памяти на ЦМД.

Информация из M-разрядного регистра 14 записи поступает параллельно на входы группы M блоков 1 памяти на ЦМ,Д.

Счетчик 20 по модулю N ведет подсчет количества битов, переданных из

N-разрядного буферного регистра 15 в М-разрядный регистр 14 записи. По40 сле подсчета И синхроимпульсов,Mf на выходе переноса счетчика 20 формируется сигнал переноса, поступающий

83

4 на триггер 21 запроса передачи данных, который формирует запрос передачи данных на соответствующей шине

18. Из контроллера по шине 16 ввода данных поступает очередное N-разрядное информационное слово, которое записывается в N-разрядныи буферный регистр 15 по высокому уровню сигнала на шине 22 подтверждения передачи данных, при этом триггер 21 запроса передачи данных сбрасывается в нуль.

В режиме чтения (низкий уровень сигнала на шине 2) каждый период управляющего поля информации с выходов группы из М блоков 1 памяти на БМД поступает на М-разрядный регистр 10 чтения. С выходов М-разрядного регистра 10 чтения информация поступает на входы второй группы мультиплексора 11, который осуществляет ее параллельно-последовательное преобразование. С второго выхода мультиплексора

11 информация поступает на последовательный вход N-разрядного буферного регистра 15.

В М-разрядный буферный регистр 15 происходит прием данных только от бездефектных регистров блоков 1 памяти на ЦМД,.так как поступление синхроимпульсов Mf на синхровход этого регистра происходит только при еди--ничном уровне сигнала на первом выходе мультиплексора 11. С выходов Nразрядного буферного регистра 15 после формирования N-разрядного инфор" мационного слова по сигналу передачи данных от триггера 21 запроса передачи данных информация поступает на шины 19 вывода данных. Прием информационного слова подтверждается сигналом подтверждения передачи по шине

22.

1327183

Техред Л.Олийнык

Редактор И.Рыбченко

Корректор M.Ïîæî

Заказ 3404/49 Тираж 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4.