Устройство кодовой синхронизации

 

Изобретение м.б. использовано в цифровых системах передачи с многоуровневыми сигналами. Цель изобретения - увеличение времени удержания и уменьшение времени восстановления синхронизма. Устр-во содержит опознаватель кодовых импульсов, счетчик-накопитель и решающий блок. Принцип работы устр-ва представлен на фиг. 3. На фиг. За приведен двоичный сигнал, на ил. Зб - четырехуровневый сигнал (ЧУС). При безошибочной передаче ЧУС Чеп йеричные синК/1Ы JИ иу и при правильном определении границ кодовых групп (кг) значения цифровой суммы (ЦС) на границах КГ соответствуют приведенным на фиг. Зв. Если при приеме ЧУС в р зульта те ошибки будет принят символ 3 вместо 2, то ЦС на границе КГ превысит граничное значение +2 и будет равна +4 (фиг. Зг). Если вместо символа 2 будет принят символ 1, то ЦС на границе КГ превысит граничное значение -2 и будет равна -4 (фиг. Зд), Случай неправильного определения границ КГ показан на фиг. Зе. Значения ЦС на границах КГ приведены на фиг. Зж. Вероятность превышения граничных значений ЦС при неправильном определении границ КГ больше 1/6. Устр-во предназначено для работы в системах передачи цифровой информации с кодом ЗВ20 по радиотрактам с частотной модуляцией. 2 табл., 2 3. п. ф-лы , 3 ил. § (Л : эо :о 4;

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51)4 Н 04 L 7/00

"n .ф

«., t т.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ т2 2 0 -2 g е2 -2 2 2 е2 0 oz o4 т2 -2 р 2 а -2 д -2 т2 е2 -2 -4--2 0 2 -2

У е)

++1

-/

-,) g е4 ф о2

-Z -4 е4 g ф

ЙйВ,вг

ll

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3865623/24-09 (22) 11.03.85

:(46) 07.08.87. Бюл. У 29 (72) И.М. Котиков (53) 621.394.181.1(088.8) (56) Колтунов M.Н. и др. Синхронизация по циклам в цифровых системах связи. И.: Связь, 1980, с. 41, рис. 2.8. (54) УСТРОЙСТВО КОДОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение м.б. использовано в цифровых системах передачи с многоуровневыми сигналами. Цель изобретения - увеличение времени удержания и уменьшение времени восстановления синхронизма. Устр-во содержит опознаватель кодовых импульсов, счетЧик-накопитель и решающий блок. Принцип работы устр"ва представлен на фиг. 3.

На фиг. За приведен двоичный сигнал, на ил. Зб — четырехуровневый сигнал (ЧУС). При безошибочной передаче ЧУС и при правильном определении границ кодовых групп (КГ) значения цифровой суммы (ЦС) на границах КГ соответствуют приведенным на фиг. Зв. Если при приеме ЧУС в результате ошибки будет принят символ 3 вместо 2, то ЦС на границе КГ превысит граничное значение +2 и будет равна +4 (фиг. 3r).

Если вместо символа 2 будет принят символ 1, то ЦС на границе КГ превысит граничное значение -2 и будет равна -4 (фиг. Зд), Случай неправильного определения границ КГ показан на фиг. 3е. Значения ЦС на границах КГ приведены на фиг. Зж. Вероятность превышения граничных значений ЦС при.неправильном определении границ КГ боль- ф ше 1/6. Устр-во предназначено для работы в системах передачи цифровой ии- Q) формации с кодом ЗВ20 по радиотрактам с частотной модуляцией. 2 табл., 2 з.п. ф-лы, 3 ил. е

"е

941 га сигнала (фиг. Зб) в результате ошибки будет, например, принят символ 3 вместо символа 2 (стрелка на фиг. Зб), то через несколько тактовых интервалов цифровая сумма на границе

12(01 12(0, кодовых групп превысит г1 аничное зна) чение +2 и буцет равна +4 (фиг. Зг) .

02(-2) 02(-2) будет принят символ 1, то цифровая сумма на границе кодовых групп превысит граничное значение -2 и будет рав

20(2) 20(2) 5о на -4 (фиг. Зд) . Частость превышений граничных значений цифровой суммы при оз(о) правильном определении границ кодовых групп пропорциональна коэффициенту ошибок Р . Для обеспечения контроля превышений граничных значений цифровой суммы необходимо после каждого

Ч е тв ер ич ны е группы

Двоичная группа

ЦС = -2 ЦС=О ЦС= 2

12(0) 000

30(0) 001

11(-2) 32(4) О! 1

23(+4)

13(+2) 010

i3(- 2) 110

21(0) 21(0) 10(-4) 31{+2) 31(+2) 101

22(+2) 22(+2) 01(-4) 100

1328

Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи с многоуровневыми сигналами.

Цель изобретения — увелйчение вре5 мени удержания и уменьшение времени восстановления синхронизма.

На фиг. представлена структурная электрическая схема устройства коцовой синхронизации; на фиг. 2 — временные диаграммы, поясняющие работу устройства; на фиг. 3 - принцип работы устройства. Устройство кодовой синхронизации 2 15 и решающий блок 3, причем опознаватель 1 кодовых импульсов состоит из блоков 4 и 5 выделения кодовых импульсов, инвертора 6, распределителя 7 импульсов, блоков 8 и 9 сдвига 2р и элемента ИЛИ 10, а блоки выделения

4 и 5 кодовых импульсов выполнены идентично в виде последовательного регистра 11 (12), параллельного регистра. 13 (14), счетчика 15 (i6) циф- 25 ровой суммы в кодовой группе, счетчика 17 (18) цифровой суммы на границе кодовых групп, блока 19 (20) памяти и блока 21 (22) формирования кодовых импульсов, а счетчик-накопитель 2 со- 30 стоит из ND-триггеров 23-26.

Устройство кодовой синхронизации работает следующим образом.

Преобразование трех двоичных символов (ЗВ) в два четверичных (2Я) на передающей стороне происходит в соответсгвии с табл. 1.

Таблица

В табл. 1 рядом с каждой четверич,ной кодовой группой указано значение цифровой суму в данной группе, вычисляемое как алгебраическая сумма амплитуд импульсов в кодовой группе при условии, что символам 0,1,2,3 кода поставлено в соответствие нормированное напряжение -3, -I, «1, +3.

Над каждой из трех колонок кодовых групп в табл. 1 указано значение цифровой суммы на границе кодовых групп к моменту поступления в кодер следующей двоичной группы. Как следует из табл. 1, передаваемый четырехуровневый сигнал имеет ограниченную цифровую сумму на границах кодовьгх групп с крайними значениями +2 и

-2, причем в,цанном устройстве обнаруживаются значения цифровой суммы на границах кодовых групп, превышающие заданные крайние значения +2 и

-2.

Принцип работы устройства кодовой синхронизации представлен на фиг. 3, На фиг. За показан вариант реализации двоичного сигнала, а на фиг.3б— четырехуровневый сигнал, полученный из данного двоичного сигнала в соответствии с законом преобразования, приведенным в табл. 1 При безошибочной передаче четырехуровневого сигнала и при правильном определении границ кодовых групп значения цифровой суммы на границах кодовых групп будут соответствовать приведенным на фиг.

Зн. Если при приеме четырехуровневопревышения восстанавливать ближайшее граничное значение цифровой суммы (фиг. Зг, д).

1328

Таблица2 ервые Вторые ЦС имв олы симв олы

20 Троичные группы

10 10

10 00

01

10

1О

10

00

00

01

13

20

10

01

+2

22 01

23

30

+2

31

01

33

Случай неправильного определения границ кодовых групп для того же четырехуровневого сигнала изображен на фиг. Зе. Значения цифровой суммы на

5 границах кодовых групп в этом случае представлены на.фиг. Зж. Причем вероятность превышения граничных значений цифровой суммы при неправильном определении границ кодовых групп больше

1/6.

Различия в вероятностях превышений граничных значений цифровой суммы при правильном и неправильном определении границ кодовых групп являются основой для построения устройства кодовойсинхронизации в цифровой системе передачи с кодом ЗВ26.

Устройство кодовой синхронизации предназначено для работы в системах передачи цифровой информации с кодом

ЗВ24 по радиотрактам с частотной модуляцией. При приеме частотно-модулированного сигнала на корреляционный детектор квадратурных составляющих на 25 его выходах образуются два двоичных сигнала Ч„ и у, являющиеся представлением в коде Грея четверичных символов О, 1, 2, 3 (фиг. 3 з,и ).

Двоичные цифровые сигналы у и у 30 границы импульсов которых показаны на фиг. 2а, поступают на входные шины соответственно и записываются в последовательные регистры 11 и 12 сигналом тактовой частоты с выхода инвертора 6 (фиг. 2в). Границы первого и второго импульсов (фиг. Зи, з) Е и

Е в кодовой группе находятся на пер2 вом и втором выходах первого последовательного регистра 11 и первого и 40 второго импульсов Z> и Z< (фиг. Зи) на первом и втором выходах второго последовательного регистра 12 (фиг. 2г, д).. Распределитель 7 импульсов, который для кода 3B2Q является делителем. на 2 с прямым и инверсным выходами, формирует две импульсные последовательности (фиг. 2 е,ж), одна из которых является кодовым сннхросигналом.

PGccMoTpHM процесс Вхождения В син 50 хронизм, т.е. процесс, приводящий к совпадению положительного фронта импульса в кодовом синхросигнале (фиг.

2е) с началом первого импульса в кодовой группе (фиг. 2а). ервые Z, Z> и вторые ZZ Z4 импульсы (фиг. 2г,д) двоичных сигналов У, и У записываются в параллельный регйстр 13 сигналом с первого

941 4 выхода распределителя 7 импульсов (фиг. 2е), а в параллельный регистр 14сигналом с второго выхода распределителя 7 (фиг. 2ж). Сигналы с выходов параллельных регистров 13 и 14 поступают соответственно на входы счетчиков 15 и 16 цифровой суммы в кодовой группе, причем в счетчике 15 подсчитывается цифровая сумма второго импульса в данной кодовой группе и первого импульса в следующей, а в счетчике 16цифровая сумма импульсов в кодовой группе.

Алгоритм подсчета цифровой суммы двух соседних импульсов представлен в табл. 2.

С выходов счетчиков 15 и 16 цифровой суммы в кодовой группе значения цифровой суммы, представленные в двоичном виде, поступают соответствен. но на входы счетчиков 17 и 18 цифро20

5 132 вой суммы на границе кодовых групп, где они складываются с предыдущим значением цифровой суммы в кодовой группе, поступающим в двоичном виде с первого и второго выходов блоков памяти 19 и 20.

Новое значение цифровой суммы на границе кодовых групп записывается в блоки 19 и 20 памяти сигналами с выходов блоков 8 и 9 сдвига (фиг. 2 з, л) соответственно. Границы сигналов на выходах блоков 19 и 20 памяти показаны на фиг. 2 и,м.

Превышения граничных значений (-2 и +2) цифровой суммы, фиксируемые в счетчике 17, появляются с вероятностью больше 1/б, а в счетчике 18 с вероятностью, пропорциональной коэффициенту ошибок PО . Значения цифровой суммы, превышающие величину +2 появляются на третьем выходе, а превышающие величину -2 — на четвертом выходе блоков 19 и 20 памяти. Формирователи 21 и 22 импульсов формируют узкие импульсы в моменты превышения граничных значений цифровой суммы (фиг. 2к, н), которые устанавливают на выходе блоков 19 и 20 памяти ближайшие значения цифровой суммы, и которые объединяются в элементе ИЛИО (фиг. 2о) и поступают на тактовые входы D-триггеров 23-26 счетчика накопителя 2. На информационный вход

Р-триггера 23 поступает сигнал с nepl вого выхода распределителя 7 импульсов (фиг. 2е). При этом импульсы (фиг. 2к), появляющиеся с вероятностью Ро I/6 на выходах блока 21 формирования кодовых импульсов, записывают нули (фиг. 2е) в D-триггеры 2326 счетчика †накопите 2. Как только во.все D-триггеры 23-26 будут записаны нули на выходе решающего блока формируется импульс (фиг. 2 п), перефазирующий распределитель 7 импульсов (фиг. 2е, ж) и устанавливающий тем самым истинное значение фазы у кодового синхросигнала на него. Этим же импульсом (фиг. 2 п) устанавливаются в единичное состояние последние

D-триггеры 25 и 26 счетчика-накопителя 2. формула изобретения

1. Устройство кодовой синхронизации, содержащее последовательно соединенные опознаватель кодовых им— пульсов, сигнальный и тактовый входы которого являются соответственно входами устройства, счетчик-накопитель и решающий блок, о т л и ч а ю щ е е с я тем, что, с целью увеличения времени удержания и уменьшения времени восстановления синхронизма, выход решающего блока соединен с установочными входами счетчика-накопителя и опоэнавателя кодовых импульсов, выход полутактовых импульсов которого является выходом устройства.

2. Устройство по и ° 1, о т л и ч аю щ е е с я тем, что опознаватель кодовых импульсов состоит из двух Параллельно соединенных блоков выделения кодовых импульсов, каждый из которых состоит из последовательно соединенных последовательного регистра, параллельного регистра, входы которого соотв етств енно объединены с входами параллельного регистра второго блока выделения кодовых импульсов и соединены соответственно преобразованию последовательного кода в параллельный с выходами последовательных регистров этих блоков, счетчика цифровой суммы в кодовой группе, счетчика цифровой суммы на границе кодовой группы, блока памяти, два из выходов которого соответственно соединены с двумя установочными входами счетчика цифровой суммы на границе кодовых групп, и блока формирования кодовых импульсов, два выхода которого соединены с установочными входами блока памяти и через элемент ИЛИ объединены с выходами второго блока выделения кодовых импульсов и являются выходом кодовых импульсов опознавателя кодовых импульсов, сигнальным входом которого является вход последовательного регистра каждого блока выделения кодовых импульсов, а тактовым входом являются входы пароллельно соединенных инвертора, выход которого соединен с- заг1исывающим входом последовательного регистра каждого блока выделения кодовых импульсов и одним из входов первого и второго блоков сдвига, и распределителя импульсов, инверсный и прямой выходы которого соответственно соединены с записывающими входами параллельных регистров второго и первого блоков выделения кодовых импульсов и вторыми входами первого и второго блоков сдвига, выходы которых соответствен13

ФУ2.1

Фиа2

Составитель В. Евдокимова .

РеДактоР А. ВоРович ТехРед И.Верес Корректор М. Демчик

Заказ 3497/57 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 но соединены с записывающими входами блоков памяти в первом и втором блоках выделения кодовых импульсов, при зтом прямой выход и установочный вход распределителя импульсов являются соответственно выходом полутактовых импульсов и установочным входом опозиавателя кодовых импульсов.

r) ф

Ж) 28941 8 ,3. Устройство по и. 1 о т л и— ч а ю щ е е с я тем, что счетчик-накопитель выполнен из последовательно

5 соединенных N D-триггеров, тактовые входы которых объединены, причем у последних L D-триггеров установочные входы объединены и являются установочным входом счетчика-накопителя.