Устройство выделения рекуррентного сигнала с обнаружением ошибок

 

Изобретение относится к технике связи. Цель изобретения - повышение помехозащищенности. Устр-во содержит переключатель 1 режимов работы, блок 2 проверки на рекуррентность, селекторы 3 и 15, эл-ты И 4, 11 и 13, блок сравнения 5, переключатель 6, анализатор 7 ошибок, реверсивный счетчик 8, счетчик 9, формирователь 10, эл-т ИЛИ 12 и блок памяти 14. В устр-ве осуществляется поэлементная проверка принимаемой из канала связи последовательности на соответствие рекуррентному закону построения сигнала. С помощью эл-та И 13 осуществляется исправление одиночной ошибки в регистре сдвига блока 2 проверки. Исправление искаженного разряда под влиянием действующих в канале связи помех осуществляется путем замены этого разряда содержимым блока памяти 14, в кот орый записывается каждый раз с появлением сигнала несовпадения на выходе блока сравнения 5 состояние его первого входа. Дня уменьшения ложной синхронизации в устр-вб производится суммирование эл-том ИЛИ 12 сигналов фазового пуска, полученных дешифрацией селектором 15 состояния регистра сдвига блока 2 проверки и статистической обработкой приема iK элементов кода, предшествующих комбинации фазового пуска. Цель дости- , гается введением эл-тов И 11 и 13, эл-та ИЛИ 12, блока памяти 14 и селектора 15. 1 ил. i (Л к

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (!9) (1!) 8 А2

L 7 0 (5D 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 758552 (21) 4045944/24-09 (22) 31.03,86 (46) 30.07.87. Бюл. ф 28 (72) P.Â.Рабешко и А.Б.Стрельбицкий (53) 621.394.662.2(088.8) (56) Авторское свидетельство СССР

Р 758552, кл. Н 04 L 7/10, 1978. (54) УСТРОЙСТВО ВЬДЕЛЕНИЯ РЕКУРРЕНТНОГО СИГНАЛА С ОБНАРУЖЕНИЕМ ОНИБОК (57) Изобретение относится к технике связи, Цель изобретения — повышение помехозащищенности. Устр-во содержит переключатель 1 режимов работы, блок

2 проверки на рекуррентность, селекторы 3 и 15, эл-ты И 4, 11 и 13 блок сравнения 5, переключатель 6, анализатор 7 ошибок, реверсивный счетчик 8, счетчик 9, формирователь 10, эл-т

ИЛИ 12 и блок памяти 14. В устр-ве осуществляется поэлементная проверка принимаемой из канала связи последовательности на соответствие рекуррентному закону построения сигнала.

С помощью эл-та И 13 осуществляется исправление одиночной ошибки в регистре сдвига блока 2 проверки. Исправление искаженного разряда под влиянием действующих в канале связи помех осуществляется путем замены этого разряда содержимым блока памяти 14, в который записывается каждый раэ с появлением сигнала несовпадения на выходе блока сравнения 5 состояние его первого входа. Для уменьшения ложной синхронизации в устр-a( производится суммирование эл-том ИЛИ

12 сигналов фазового пуска, полученных дешифрацией селектором !5 состояния регистра сдвига блока 2 проверки и статистической обработкой приема .К элементов кода, предшествующих комбинации фазового пуска. Цель достигается введением эл-тов И ! и 13, эл-та ИЛИ 12, блока памяти 14 и селектора 15. 1 ил.

1 13

Изобретение относится к технике связи и может быть использовано для выделения рекуррентного синхросигнала с обнаружением и испражнением ошибок при фазировании аппаратуры передачи данных с помощью фазового пуска и является усовершенствованием изобретения по авт. св. У 758552.

Цель изобретения — повышение номе. хоэащищенности.

На чертеже представлена структурная электрическая схема устройства выделения рекуррентного сигнала с обнаружением ошибок.

Устройство содержит переключатель

1 режимов работы, блок проверки на рекуррентность 2, селектор 3, элемен-ты И 4, блок сравнения 5, дополни— тельный переключатель 6, анализатор ошибок 7, реверсивный счетчик 8, счетчик 9, выходной формирователь 10, первый дополнительный элемент И 11, элемент ИЛИ 12, второй дополнительный элемент И 13, блок памяти 14, дополнительный селектор 15.

Устройство работает следующим образом.

Исходное состояние переключателя 1 обеспечивает прохождение поступающей по входной шине устройства информации на вход блока проверки на рекуррентность 2 и на второй вход блока сравнения 5, на первый вход которого подается формируемая рекуррентным регистром сдвига олока проверки íà рекуррентность 2 последовательность.

Результаты поэлементной проверки принимаемой из канала связи последовательности на соответствие рекуррентному закону построения формируются в блоке сравнения 5 и подсчитываются реверсивным счетчиком 8. Поскольку одиночный ошибочный элемент, проходя по К-значному регистру сдвига блока проверки на рекуррентность 2, образует на выходе блока сравнения 5 К-разрядную последовательность сигналов несовпадений и случайных совпадений, то с приходом первого сигнала несовпадений, сигналом со второго выхода анализатора ошибок 7, который в данном режиме работы устройства соединен при помощи дополнительного переключателя 6 с выходом блока сравнения 5, осуществляется сброс реверсивного счетчика 8 на К-тактов и блокировка его на время отсчета этого числа тактов. Этим же сигналом, если

27308

I)

2Q

?5

55 к этому времени в реверсивном счетчике 8 быг2о зафиксировано некоторое число 1. совплдений, инщицирующее с достоверной вероятностью захват необходимой рекурренты, о чем свидетельствует разрешающий потенциал на дополнительном выходе реверсивного . счетчика 8 и через второй дополнительный элемент И 13 осуществляется исправление одиночной ошибки в регистре сдвига блока проверки на рекуррентность 2. Исправление искаженного под влиянием действующих в канале связи помех разряда осуществляет-. ся путем замены его содержимым блока памяти 14, в который записывается каждый раэ с появлением сигнала несовпадения на выходе блока сравнения состояние первого его входа. Анализатор ошибок 7 продолжает анализ

К-разрядного интервала рекуррентной последовательности, если он определит, что последовательность, образованная на выходе блока сравнения 5 соответствует одиночной ошибке, то сигналом с дополнительного выхода анализатора ошибок 7 производится прибавление к содержимому реверсивного счетчика В числа К-1, которое возмещает вычтенное раннее из него число, за исключением единицы, сооТ ветствующей одиночной ошибке. В случае определения анализатором ошибок 7, наличия пакета ошибки на интервале

К-разрядов, то на своем втором входе он выдает сигнал, который одновременно закроет дополнительный переключатель 6, включит счетчик 9 и обеспечит вычитание из реверсивного счетчика 8 числа )(rye ) = 0,1,2,...). Величина ) выбирается из условий обеспечения требуемой достоверности выделения .синхросигнала. Дополнительный реверс реверсивного счетчика 8 обусловлен тем, что последний искаженный элемент пакета ошибки не успеет выйти иэ регистра блока проверки на рекуррентность 2 до того, как реверсивный счетчик S отсчитает такты, прибавленные раннее. Блокировка выхода блока сравнения 5 необходима для исключения нежелательного воздействия последнего искаженного разряда пакета на анализатор ошибок 7. Дальнейший анализ продолжается по сигналу переполнения счетчика 9 (емкость счетчика 9 равна К), подключающего выход блока сравнения 5 ко входу ана1327308 лизатора ошибок 7, который продолжит анализ рекуррентной последовательности после того, как последний искаженный знак пакета ошибки выйдет из регистра блока проверки на рекуррентность 2.

По окончании зачетного участка рекуррентной последовательности на выходе реверсивного счетчика 8 появляется сигнал переполнения, который, воздействуя на второй вход переключателя 1, отключает поступление элементов синхросигнала из канала связи и переводит регистр сдвига блока проверки на рекуррентность 2 в режим автономного генерирования рекуррентной последовательности, а также открывает элемент И 4 и первый дополнительный элемент И 11.

Для уменьшения ложной синхронизации в предлагаемом устройстве производится суммирование элементом ИЛИ 12 сигналов фазового пуска, полученных дешифрацией дополнительным селектором 15 состояния регистра сдвига блока проверки на рекуррентность 2 и статистической обработкой приема Кэлементов кода, предшествующих комбинации фазового пуска. Статистическая обработка приема сигнала фазового пуска осуществляется путем поэлементного сравнения на блоке сравнения 5 генерируемых блоком проверки на ре куррентность 2 двоичных знаков с последними К-разрядами рекуррентной последовательности, поступающей из канала связи. Сигналом начала статистической обработки является высокий потенциал на выходе селектора 3, который настроен на К-разрядную комбинацию, следуемую на К-тактов раньше, чем сигнал фазирования, фиксируемый дополнительным селектором 15. Импульс. начала статистической обработки, пройдя через открытый элемент И 4 включает счетчик 9, а также блок сравнения 5 соединяется со входной шиной устройства и входом анализатора ошибки 7, к первому выходу которо го подключен вход счетчика 9, ведущий подсчет сигналов совпадения.

Результат статистической обработки поступает на вход выходного формирователя 10, который в случае несовпадения сравниваемых элементов, запретит прохождение синхросигнала, сформированного счетчиком 9. Причем, требуемый порог совпадений задается выходным формирователем 10.

Сигнал фазового пуска поступает с выхода элемента ИЛИ 12 на выходную шину устройства, а также на третий вход реверсивного счетчика 8 и на дополнительные входы переключателя 1 и дополнительного переключателя 6, возвращая устройство в исходное состояние.

10

Формула изобретения

Устройство выделения рекуррентного сигнала с обнаружением ошибок по авт. св. В 758552, о т л и ч а ющ е е с я тем, что, с целью повышения помехозащищенности, введены последовательно соединенные дополнительный селектор, первый дополнительный элемент И и элемент ИЛИ, блок памяти и второй дополнительный элемент И, выход которого подключен к первому дополнительному входу блока проверки на рекуррентность, при этом первый и второй входы второго дополнительного элемента И подключены к дополнительному выходу реверсивного счетчика и к его первому входу соот45

ДополнительHbN селектор 15 реализован аналогично селектору 3 и представляет собой дешифратор, настроенный на К-значную комбинацию фазового пуска. В качестве элемента памяти 14 использован D òðèããåð. Второй дополнительный вход блока проверки на рекуррентность 2 соединен с информационным входом треггера рекуррентного регистра сдвига, запись информации в который осуществляется по сигналу, поступающему по первому входу блока

25 проверки на рекуррентность 2. Дополнительные входы переключателя 1 и дополнительного переключателя 2, а также третий вход реверсивного счетчика 8 являются входами установки исходного состояния. Дополнительным вь ходом реверсивного счетчика 8 служит выход анализатора его состояния, на второй вход которого подается пачка из подлежащих суммированию (К-1) импульсов, которые поступают с до 5 полнительного выхода анализатора ошибок 7, причем разрешение на формирование этого пакета импульсов является сигнал, обратный состоянию первого его выхода.

5 3327308 6 ветственно, второй вход реверсивного вателя, вход блока памяти соединен счетчика соединен с дополнительным с вторым выходом блока проверки на выходом анализатора ошибок, при этом рекуррентнос ь, первый выход которотретий вход реверсивного счетчика со- го соединен с входом дополнительного единен с дополнительными входами пе- 5 селектора, второй дополнительный вход реключателя режимов работы, допол- блока проверки на рекуррентность кительного переключателя и с выходом соединен с выходом блока памяти, элемента ИЛИ, второй вход которого вход записи которого соединен с выхосоединен с выходом выходного формиро- дом блока сравнения.

Составитель Н.Лебедянская

Редактор И.Сегляник Техред И.Попович Корректор В. Гирняк

Заказ 3400/56 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4